负责400G/800G高速光模块的光学系统设计、链路性能优化及量产导入,协同硬件研发、测试验证团队解决光电器件匹配问题,支撑互联网数据中心(IDC)客户对低时延、高可靠性光模块的技术需求
- 主导400G DR4光模块光学链路设计,使用OptiSystem搭建包含TOSA/ROSA、光纤跳线的端到端仿真模型,结合LightTools优化TO-CAN透镜组曲率半径(1.2mm→1.0mm)与间距(0.5mm→0.3mm),解决初期耦合效率低(75%)问题,最终耦合良率提升至92%,单模模块光功率预算从10dB扩展至12dB,满足IEEE 802.3bs标准
- 针对800G FR4光模块高频电信号串扰,协同硬件团队用Cadence Allegro设计差分线对不等间距布线(0.15mm→0.12mm+0.18mm交替),通过ADS仿真优化PCB层叠(增加接地屏蔽层,介电常数4.2→3.8),将100GHz频段插入损耗从-3.5dB降至-2.8dB,回波损耗从-15dB提升至-22dB,通过CEI-56G-VSR合规测试
- 推动COB封装工艺量产优化,针对硅光芯片与PLC分路器CTE不匹配(12ppm/℃),引入AlN基板替代FR4,将工作温度范围从-40℃~+85℃扩展至-55℃~+105℃;固晶环节采用主动视觉对准系统(精度±1μm),量产良率从85%提升至94%,支撑头部IDC客户小批量试订单交付
- 建立光模块老化测试大数据分析模型,采集1000+片样品85℃/85%RH/1000小时老化数据,用Python脚本分析光功率衰减与焊点应力相关性,定位陶瓷插芯镀金层问题,协调供应商将镀金层从0.5μm增至1.0μm,老化后功率衰减从0.5dB降至0.1dB内,客户投诉率下降70%