负责7nm及以下先进工艺节点数字芯片物理实现工具链中布局布线（P&R）模块的核心开发与优化，主导解决多模式多电压（MMMV）设计场景下的布线拥塞与时序收敛难题，支撑客户流片项目落地。

• 主导7nm工艺P&R工具的MMMV布线策略升级，针对AI芯片多电压域交叉布局场景，提出基于电压感知的动态布线优先级算法（融合OpenAccess数据库电压属性与Tcl脚本实时调度），将关键路径上的布线拥塞指数从1.8降至1.2（行业标准≤1.5），支撑某头部AI芯片客户完成首版流片，时序裕量提升25%。
• 优化工具的DRC/LVS协同检查流程，通过Python重构寄生参数提取（PEX）与物理验证的接口逻辑，引入机器学习模型预测高风险DRC区域（准确率89%），将单次全芯片验证耗时从48小时压缩至22小时，客户设计迭代周期缩短30%。
• 负责P&R工具与第三方PDK（如TSMC 7nm FinFET PDK）的适配开发，主导完成200+层金属层的规则解析与OpenAccess数据库映射，解决FinFET结构下栅极间距规则冲突问题，工具通过TSMC PDK认证，纳入公司先进工艺支持矩阵。
• 设计基于增量式布局的快速时序收敛引擎，采用启发式搜索算法（结合PrimeTime时序报告）动态调整单元位置，在128核处理器IP项目中，时序收敛次数从平均7次降至3次，客户研发效率提升40%。

参与数字芯片物理实现工具的布局布线模块开发，聚焦中等工艺节点（28nm-14nm）的常规设计场景，负责基础功能实现与性能调优，支撑消费电子类芯片客户的项目交付。

• 独立完成14nm工艺布局工具的单元密度控制模块开发，基于K-means聚类算法优化标准单元区块划分，结合Tcl脚本实现密度热图实时可视化，将局部密度超标率从15%降至5%，满足客户对均匀布线的工艺要求。
• 优化布线器的过孔插入策略，通过分析Cadence Innovus布线数据，识别高频过孔冗余场景，设计基于贪心算法的过孔合并机制，单模块过孔数量减少18%，降低寄生电容对信号延迟的影响（实测关键信号延迟降低12%）。
• 搭建工具自动化测试框架，采用Python+Selenium实现回归测试用例的批量执行与结果比对，覆盖90%以上的基础功能场景，将版本发布前的测试周期从2周缩短至5个工作日，版本Bug率下降60%。
• 支持客户28nm IoT芯片项目落地，针对其低功耗设计需求，开发电源域隔离区的布线约束自动生成工具（基于DEF文件解析），手动配置时间从8小时降至1小时，项目交付准时率从75%提升至95%。

协助完成数字芯片物理实现工具的基础模块开发与测试，参与工具文档编写与客户需求对接，熟悉EDA工具开发全流程。

• 参与布局工具的初始版本开发，负责标准单元库信息解析模块实现（基于LEF文件读取），采用C++ STL容器存储单元属性，支持10万+单元的快速查询，模块通过单元类型、面积、pin位置等12项指标的准确性验证。
• 优化布线器的曼哈顿路径搜索算法，通过引入A*算法替代传统广度优先搜索，在小规模测试用例中将单线段寻路时间从5ms缩短至2ms，为后续大规模布线优化奠定基础。
• 编写工具用户手册的布局布线操作指南，整理20+个典型场景的操作步骤（如多阈值电压单元分配、时钟树区域约束设置），覆盖80%的客户高频操作需求，文档被纳入公司客户培训体系。
• 协助定位客户反馈的布线短路问题，通过GDB调试与OpenAccess数据库日志分析，定位到金属层规则冲突的配置错误，提出规则文件校验脚本（Python实现），提前拦截90%以上的同类配置问题。

毫米波模拟电路寄生参数提取工具优化项目

• 项目背景：公司现有模拟电路寄生参数提取工具基于传统矩量法（MoM），面对客户毫米波模拟芯片（如28GHz PA、39GHz LNA）的复杂版图（16层金属、线宽<1μm、密集过孔），存在单版图提取时间长（平均4.5小时）、高频精度不足（电容误差>8%、电感误差>10%）的问题，导致客户流片失败率高达28%。我的核心职责是主导工具的算法优化与工程落地，目标是提升精度至电容<6%、电感<7%，并将提取时间缩短至3小时内。
• 关键难题：1. 传统MoM在处理高aspect ratio金属结构和密集过孔时，网格剖分不均匀导致方程组求解收敛慢；2. 高频下边界条件近似误差大，无法准确捕捉趋肤效应与介质损耗；3. 工具与前端原理图工具（CapGen）无数据联动，版图修改后需手动重新提取，重复劳动占比40%。
• 核心行动：1. 提出“基于电流密度的自适应网格细化（AMR）算法”——通过前置电流密度仿真识别高损耗区域，将该区域网格密度提升3倍，整体网格数量仅增加15%，解决收敛慢问题；2. 引入边界元法（BEM）修正MoM的格林函数，纳入趋肤深度与介质损耗的高频修正项，提升高频精度；3. 设计RESTful API接口，打通CapGen与寄生提取工具的数据链路，实现版图修改后自动触发提取流程，消除手动干预。
• 项目成果：1. 精度指标：电容误差降至5.1%、电感误差降至6.3%，满足毫米波芯片设计要求；2. 效率提升：单版图提取时间从4.5小时缩短至2.6小时，降幅42%；3. 业务价值：客户流片失败率从28%降至11%，支撑公司完成15个毫米波模拟芯片项目，带动营收增长2200万元；4. 工具地位：成为公司模拟EDA套件核心模块，国内毫米波模拟芯片客户市场占有率达8%。

射频电路电气-几何一致性验证工具开发项目

• 项目背景：公司射频EDA工具链缺乏版图与电气性能的联动验证功能，客户反馈射频放大器、混频器的版图匹配误差常导致增益平坦度下降（>1dB）或噪声系数恶化（>0.5dB），需手动仿真验证，效率极低。我的职责是负责工具的需求调研、算法设计与原型开发，目标是实现“版图修改→自动验证电气一致性”的闭环，降低客户手动工作量。
• 关键难题：1. 传统几何比对仅检查版图形状，无法关联电磁性能，需依赖人工仿真；2. 射频器件寄生效应（互感、衬底耦合）会改变S参数，现有工具无法量化其影响；3. 大规模射频版图（含数百个匹配器件）的仿真时间长，无法满足快速迭代需求。
• 核心行动：1. 提出“电气-几何联合验证算法”——提取版图寄生参数（S参数、寄生电容/电感），与原设计目标S参数对比，设定增益偏差<0.3dB、噪声系数偏差<0.2dB的阈值，实现自动化一致性判断；2. 构建多物理场耦合模型，将热分布对器件参数的影响纳入验证，解决高温环境下的性能漂移问题；3. 采用OpenMP并行计算优化电磁仿真流程，将大规模版图验证时间缩短50%。
• 项目成果：1. 功能价值：实现一站式电气-几何一致性验证，匹配误差检测率从65%提升至93%，减少客户80%的手动验证工作量；2. 业务贡献：支撑公司射频EDA套件完善，吸引6个射频芯片客户（如某5G小基站芯片厂商），带来营收850万元；3. 客户反馈：满意度评分从4.2升至4.7（满分5分），成为公司射频工具链的差异化卖点。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。