负责公司5G NR基带芯片的系统级架构设计，统筹性能、功耗、成本的跨维度平衡，协同算法、RTL、验证团队完成从架构定义到流片准备的全流程落地，支撑产品对标业界旗舰芯片的竞争力。

• 主导5G NR Rel-17基带芯片系统级架构设计，基于MATLAB/Simulink完成物理层（PHY）Turbo码、LDPC码与MAC层动态调度的联合建模，采用分层流水线架构拆分符号处理、信道编码、HARQ反馈等核心模块，解决多模态（SA/NSA）场景下的跨时钟域（CDC）同步与时序收敛难题——通过Tcl脚本自动化集成Verilog/SystemVerilog模块并嵌入时序检查规则，最终将时序收敛率从75%提升至92%，芯片整体功耗较初始方案降低18%，支撑RTL团队将关键路径延迟从2.1ns压缩至1.7ns。
• 针对5G URLLC低延迟场景，牵头设计专用硬件加速单元（ASIC）替代通用CPU处理CRC校验、信道编码中的冗余计算，结合SystemVerilog实现流水线化的编码引擎，通过Python脚本仿真不同业务负载下的处理时延，最终将URLLC场景的空口延迟从10ms降至3ms以内，功耗较软件方案减少25%，满足3GPP标准中“端到端延迟≤5ms”的严格要求。
• 协同算法团队落地极化码（Polar Code）的架构适配，设计动态码长与码率切换机制——基于MATLAB仿真不同信道质量（SNR=-10dB至0dB）下的吞吐量表现，优化控制逻辑以实时调整编码参数，最终将5G终端的峰值吞吐量从3Gbps提升至3.45Gbps，误码率（BER）从10^-5降低至10^-6，支撑产品在信通院实验室的5G性能认证中排名前列。
• 主导搭建芯片架构级验证框架，整合SystemC系统模型、UVM验证平台与Verilog子模块，实现从算法到RTL的全链路功能验证——设计覆盖SA/NSA双模、高铁移动场景（350km/h）的信道切换、大带宽（100MHz）载波聚合等关键场景的测试用例，覆盖率达成98%，提前发现3个跨模块兼容性问题（如MAC调度与PHY资源映射冲突），减少流片后返工成本约200万元。

负责公司4G LTE Advanced Pro基带芯片的架构设计与量产支撑，聚焦多核异构计算、功耗优化与场景化性能适配，推动产品从研发到大规模商用的转化。

• 主导4G LTE 100MHz带宽芯片的多核架构设计，采用ARM Cortex-R52控制核+定制DSP阵列的异构方案——DSP阵列负责物理层OFDM符号解调、信道估计等并行计算，控制核负责RRC信令与资源管理，通过AMBA AXI4总线协议优化数据交互 latency，最终将数据处理吞吐量从80Mbps提升至112Mbps，支撑产品支持Cat.18高速率等级。
• 针对移动终端续航痛点，设计动态电压频率调整（DVFS）+电源门控（Power Gating）组合策略——基于Cadence Encounter功耗分析工具，识别出空闲态（待机）、轻载（语音通话）、重载（视频下载）三类场景，分别将核心电压从1.2V降至1.0V、关闭非必要模块（如GPS接收机）的电源，最终将待机功耗从15mW降至10.5mW，连续通话时长从18小时延长至20小时。
• 协同验证团队构建架构级回归测试体系，基于ModelSim仿真高铁移动场景（350km/h）下的信道切换（从宏站到微站）与信号衰落（瑞利衰落+多普勒频移）——设计覆盖85%关键场景的自动化测试脚本，提前发现2个跨模块bug（如MAC层未及时更新PHY层的信道状态信息），流片后量产良率从92%提升至95%。
• 参与芯片成本优化，通过架构级复用设计减少定制IP数量——将原本独立的WCDMA/LTE双模基带模块整合为统一处理单元，共享Turbo码解码器与FFT引擎，最终将芯片die size从12mm²缩小至9.5mm²，晶圆代工成本降低22%。

协助资深架构师完成3G WCDMA基带芯片的架构设计，参与系统级建模、性能评估与功耗分析，积累芯片架构全流程经验。

• 参与WCDMA基带芯片物理层架构设计，基于MATLAB完成Turbo码译码器的算法仿真——对比均匀交织器与随机交织器的误码率（BER）表现，选择随机交织器方案并将BER从10^-3降低至5×10^-4，支撑后续RTL团队实现低延迟译码引擎。
• 协助搭建架构级仿真平台，用SystemC实现物理层与MAC层的交互模型——验证数据从接收通道（RX）到上层协议栈的传输正确性，覆盖80%的功能点，提前发现2个数据通路bug（如FIFO溢出导致的数据丢失），减少后期代码修改时间约30%。
• 参与功耗分析，用PrimeTime工具评估闲置模块的静态功耗——提出针对USB接口、GPIO控制器的电源门控策略，将芯片静态功耗从8mW降至6.8mW，支撑产品在中低端手机市场的续航竞争力。
• 协助完成芯片架构文档编写，输出《WCDMA基带芯片系统规格书》，涵盖模块划分、数据路径、功耗预算等内容，成为后续研发团队的核心参考文档，减少跨团队沟通成本约40%。

车规级智能座舱SoC多模态交互IP核设计与量产化项目

• 项目背景：随着车规级智能座舱向“沉浸式交互”升级，客户需要一款支持语音、手势、视觉多模态融合的IP核，要求延迟≤15ms、满足AEC-Q100 Grade 2可靠性，而现有竞品IP延迟超30ms且车规级适配不足。我的核心职责是主导IP核的架构设计、RTL实现及量产导入。
• 关键难题：1）多模态数据实时同步的延迟瓶颈——语音采样率48kHz、手势帧率30fps、视觉分辨率1080P的多源数据对齐易导致流水线阻塞；2）车规级环境适应性——高温（125℃）下时钟漂移会引发时序违规，传统静态时序分析无法覆盖动态场景。
• 核心行动与创新：1）设计“分层流水+异步FIFO”的同步架构，将数据采集、预处理、融合拆分为三级流水，通过FIFO深度动态调整解决速率不匹配，延迟降低40%；2）提出“温度感知的自适应时钟校准算法”，基于片上传感器实时监测die温度，动态调整PLL分频系数，将时钟漂移控制在±50ps以内，满足车规级时序要求；3）基于ISO 26262 ASIL-B标准搭建验证平台，覆盖10万+corner case（如电磁干扰下的数据丢包恢复）。
• 项目成果：IP核延迟稳定在12ms内，一次性通过AEC-Q100 Grade 2认证，已量产应用于客户旗舰智能座舱芯片，累计出货50万片，占该客户多模态交互模块采购量的70%；我个人主导的“温度自适应时钟方案”被纳入公司车规级IP设计规范。

消费级AIoT芯片BLE 5.3 MAC层协议栈低功耗优化项目

• 项目背景：公司主打消费级AIoT传感器芯片，竞品因BLE MAC层功耗高（待机电流1.2mA），导致终端设备续航仅7天，而客户需求是续航≥10天。我的角色是负责MAC层协议栈的重构与功耗优化。
• 关键难题：1）BLE 5.3 Extended Advertising新特性与传统MAC调度不兼容——扩展广播包的随机时隙分配会导致频繁唤醒；2）低功耗模式下的“唤醒延迟-数据丢失”平衡——深度睡眠（<1μA）唤醒时间过长（>1ms）会错过传感器数据上报。
• 核心行动与创新：1）重构基于“事件驱动+流量预测”的睡眠调度算法，通过机器学习模型预测传感器数据产生频率（如加速度计的静止/运动状态），动态调整唤醒周期（从固定10ms优化为5-20ms自适应），减少30%的无效唤醒；2）优化重传策略，将传统固定窗口（3次重传）改为“指数退避+信道质量自适应”——根据RSSI值调整重传间隔（从100ms优化为50-200ms），降低20%的重传功耗；3）采用C语言实现协议栈轻量化，代码体积缩小15%，减少RAM占用。
• 项目成果：MAC层待机电流降至0.85mA，整体功耗降低25%，芯片通过BLE 5.3认证；搭载该芯片的AIoT传感器上市后销量破100万台，客户终端续航提升至12天，产品满意度评分从4.2升至4.7（满分5分）。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。