负责公司5G NR多模基带芯片顶层架构设计与落地，定义调制解调、信道编码、射频协同等核心模块的接口规范与性能指标，统筹算法、前端、验证团队完成从架构仿真到流片的全流程技术攻坚，确保芯片满足3GPP R16标准下的峰值速率、功耗及多频段共存需求。

• 主导5G NR Sub-6GHz+毫米波双模基带芯片架构设计，基于SystemVerilog-AMS搭建混合信号仿真平台，创新性提出‘动态频谱切片分配机制’，解决毫米波高带宽与Sub-6GHz低时延业务并行的资源冲突问题，经MATLAB算法验证，芯片峰值吞吐量从3.8Gbps提升至4.2Gbps，多业务并发时延降低15%。
• 针对5G终端低功耗需求，牵头设计‘信道状态预测-功率动态调整’协同架构，引入轻量级LSTM神经网络模型（基于TensorFlow Lite Micro部署），通过历史CSI数据预测未来3ms信道质量，指导射频前端功率放大器动态调节，实测待机功耗下降22%，连续数据传输场景功耗降低18%。
• 推动架构与验证团队深度协同，建立‘架构指标-RTL约束-仿真验证’三级追踪体系，采用Cadence JasperGold形式验证工具，确保10万+行架构规格文档与RTL实现的覆盖率100%，流片前发现并修复跨模块时序违例23处，规避流片风险。
• 主导完成3GPP R16标准关键特性（如NTN卫星通信增强、URLLC低时延增强）的架构适配，定义卫星通信链路与地面链路的切换仲裁逻辑，支持双链路并行接收，经外场测试，卫星模式下数据丢包率从8%降至3%，满足应急通信场景可靠性要求。

负责公司4G LTE-A Pro芯片架构迭代，聚焦载波聚合（CA）、MIMO增强等关键特性升级，定义基带处理流水线与控制平面的交互机制，协调算法团队优化Turbo编解码、FFT等核心模块性能，支撑芯片在智能手机、CPE终端中的规模化商用。

• 主导4G LTE-A Pro芯片架构从Cat.12向Cat.18的升级，重构物理层处理流水线，将原有串行的256QAM解调模块改为‘频域并行+时域校验’架构，采用Chisel硬件构造语言编写可配置IP，支持动态调整FFT点数（1024/2048），实测峰值速率从600Mbps提升至1.2Gbps，满足Cat.18标准要求。
• 针对多载波聚合场景下的调度复杂度问题，设计‘基于QoS优先级的动态资源切片’架构，通过硬件队列管理器（HQM）实现控制平面与数据平面的解耦，支持最多16个载波的灵活聚合，调度延迟从12μs降至5μs，商用终端在高铁场景下的掉话率下降40%。
• 推动架构与工艺适配，主导从28nm向16nm FinFET的迁移，分析架构级功耗瓶颈，优化存储墙问题——将原分散的32个SRAM块整合为4个高带宽内存（HBM）控制器，配合数据预取策略，芯片面积缩减15%，工作频率从200MHz提升至280MHz。
• 建立架构指标量化评估体系，基于Synopsys PrimePower进行架构级功耗仿真，在设计早期识别出信道估计模块占比过高问题，通过引入压缩感知算法（CS-based CE）替代传统导频插值，将信道估计功耗占比从18%降至9%，为后续流片节省成本超千万。

参与公司2G/3G基带芯片的架构设计与RTL实现，负责物理层关键模块（如GSM的GMSK调制、WCDMA的Rake接收机）的架构定义与性能优化，协助解决设计中的时序收敛、面积功耗平衡等问题，支撑芯片在功能机、物联网模块中的量产。

• 主导GSM/GPRS芯片物理层架构设计，定义GMSK调制器的相位累加器精度与插值滤波器阶数，通过Matlab/Simulink建模验证，确定8阶CIC滤波器+16倍插值的方案，在保证邻道泄漏比（ACLR）优于-45dBc的前提下，模块面积较传统方案缩小25%，支撑芯片集成更多语音编解码通道。
• 优化WCDMA Rake接收机的多径搜索架构，将原有的全搜索模式改为‘主径锁定+辅径快速扫描’策略，采用FPGA原型验证（Xilinx VC707），搜索时间从1.2ms缩短至300μs，显著提升小区切换成功率，助力终端通过运营商入库测试。
• 解决早期芯片量产中的时序收敛难题，分析综合报告后发现RAM访问冲突导致关键路径延迟超标，提出‘双端口RAM分时复用’架构，调整控制逻辑后，建立时间（Setup Time）余量从0.1ns提升至0.8ns，流片良率从65%提升至88%。
• 参与芯片功耗优化项目，建立模块级动态功耗模型（基于Cadence Encounter Power），识别出FFT模块在高速率场景下的功耗占比过高问题，通过引入定点数位宽优化（从32bit降至24bit）与流水线重定时，功耗降低30%，支撑终端续航从48小时延长至65小时。

车规级智能座舱SoC多模态交互IP核设计与量产化项目

• 项目背景：随着车规级智能座舱向“沉浸式交互”升级，客户需要一款支持语音、手势、视觉多模态融合的IP核，要求延迟≤15ms、满足AEC-Q100 Grade 2可靠性，而现有竞品IP延迟超30ms且车规级适配不足。我的核心职责是主导IP核的架构设计、RTL实现及量产导入。
• 关键难题：1）多模态数据实时同步的延迟瓶颈——语音采样率48kHz、手势帧率30fps、视觉分辨率1080P的多源数据对齐易导致流水线阻塞；2）车规级环境适应性——高温（125℃）下时钟漂移会引发时序违规，传统静态时序分析无法覆盖动态场景。
• 核心行动与创新：1）设计“分层流水+异步FIFO”的同步架构，将数据采集、预处理、融合拆分为三级流水，通过FIFO深度动态调整解决速率不匹配，延迟降低40%；2）提出“温度感知的自适应时钟校准算法”，基于片上传感器实时监测die温度，动态调整PLL分频系数，将时钟漂移控制在±50ps以内，满足车规级时序要求；3）基于ISO 26262 ASIL-B标准搭建验证平台，覆盖10万+corner case（如电磁干扰下的数据丢包恢复）。
• 项目成果：IP核延迟稳定在12ms内，一次性通过AEC-Q100 Grade 2认证，已量产应用于客户旗舰智能座舱芯片，累计出货50万片，占该客户多模态交互模块采购量的70%；我个人主导的“温度自适应时钟方案”被纳入公司车规级IP设计规范。

消费级AIoT芯片BLE 5.3 MAC层协议栈低功耗优化项目

• 项目背景：公司主打消费级AIoT传感器芯片，竞品因BLE MAC层功耗高（待机电流1.2mA），导致终端设备续航仅7天，而客户需求是续航≥10天。我的角色是负责MAC层协议栈的重构与功耗优化。
• 关键难题：1）BLE 5.3 Extended Advertising新特性与传统MAC调度不兼容——扩展广播包的随机时隙分配会导致频繁唤醒；2）低功耗模式下的“唤醒延迟-数据丢失”平衡——深度睡眠（<1μA）唤醒时间过长（>1ms）会错过传感器数据上报。
• 核心行动与创新：1）重构基于“事件驱动+流量预测”的睡眠调度算法，通过机器学习模型预测传感器数据产生频率（如加速度计的静止/运动状态），动态调整唤醒周期（从固定10ms优化为5-20ms自适应），减少30%的无效唤醒；2）优化重传策略，将传统固定窗口（3次重传）改为“指数退避+信道质量自适应”——根据RSSI值调整重传间隔（从100ms优化为50-200ms），降低20%的重传功耗；3）采用C语言实现协议栈轻量化，代码体积缩小15%，减少RAM占用。
• 项目成果：MAC层待机电流降至0.85mA，整体功耗降低25%，芯片通过BLE 5.3认证；搭载该芯片的AIoT传感器上市后销量破100万台，客户终端续航提升至12天，产品满意度评分从4.2升至4.7（满分5分）。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。