主导面向云端的高性能AI推理芯片「星刃-300」全周期架构设计，负责计算单元微架构、异构存储层级及片上网络（NoC）的拓扑规划，协同算法、前端、后端团队完成从模型量化感知到RTL验证的落地，目标实现INT8算力128TOPS、功耗比竞品低20%的PPA指标。

• 针对大模型推理场景的稀疏计算需求，牵头设计混合精度计算单元（支持FP16/INT8/INT4动态切换），创新性引入权重缓存重映射机制，解决稀疏张量访问时的存储墙问题；通过SystemVerilog验证平台模拟200+典型模型（如ResNet-152、BERT-large），确认计算单元利用率从75%提升至88%，支撑单周期完成4096个MAC操作。
• 为应对多任务并行下的访存冲突，基于TSMC 5nm工艺约束，构建三级存储架构（寄存器堆-本地SRAM-全局HBM2e），结合流量预测算法动态分配NoC带宽；采用Cadence Innovus进行物理实现验证，最终存储访问延迟降低35%，片上带宽峰值达1.2TB/s，满足Transformer模型层间数据实时传输需求。
• 主导跨团队协同的功耗优化专项，引入动态电压频率调整（DVFS）与计算单元睡眠模式联动策略：通过MATLAB建立任务负载预测模型，实时调节各模块供电；流片后实测典型负载下静态功耗占比从18%降至9%，整机功耗较上一代产品下降22%，助力客户数据中心PUE指标优化。
• 搭建基于MLIR的架构仿真框架，集成TensorRT模型量化工具链，实现从ONNX模型输入到架构性能预估的自动化流程；该框架将架构迭代周期从8周缩短至3周，支撑项目提前2个月完成tape-out，目前芯片已完成工程样片回片，INT8算力实测达135TOPS，关键指标超预期12%。

负责公司边缘AI芯片「轻脑-200」系列的架构升级，聚焦实时性（延迟<10ms）与低功耗（典型场景<2W）的平衡，主导定义RISC-V核+专用NPU的异构计算架构，协同固件团队完成指令集扩展与编译器适配，支撑智能摄像头、工业传感器等终端产品落地。

• 针对边缘端多模态感知需求，重构NPU微架构：将传统脉动阵列改为可分块计算模式，支持图像（32x32）、语音（1024点）等多尺寸数据并行处理；通过Chisel硬件描述语言实现流水线深度动态配置，在ResNet-50图像分类任务中，延迟从15ms降至8.2ms，同时面积占用减少18%。
• 为解决小样本场景下的能效比问题，设计基于强化学习的任务调度引擎：利用历史负载数据训练策略网络，动态分配CPU与NPU的计算任务；在实测中，当负载低于30%时，系统自动切换至CPU轻量级推理，整体功耗降低40%，成功应用于某安防客户的低功耗摄像头产品，量产良率达97%。
• 主导片上存储系统的可靠性优化，针对边缘端高温、高振动环境，引入ECC校验与纠错码（LDPC）双重保护机制；结合Synopsys PrimeTime进行时序分析，调整SRAM单元布局，将存储错误率从1e-9降低至1e-12，满足车规级AEC-Q100 Grade 2认证要求。
• 搭建架构指标评估体系，整合MLPerf边缘推理基准测试与自定义场景（如工业缺陷检测），建立包含延迟、功耗、精度在内的20+维度评估模型；该体系支撑公司芯片在2023年中国边缘计算芯片市场报告中，综合能效比位列TOP3。

参与5G小基站射频基带芯片的架构设计，负责物理层算法到硬件实现的映射，协助定义FFT/IFFT加速器、信道编解码单元的接口规范，支撑芯片从需求规格到RTL初步设计的转化，目标满足3GPP R16标准的低时延与高可靠性要求。

• 针对5G NR的上行共享信道（PUSCH）处理流程，分析算法复杂度瓶颈，提出蝶形运算单元的复用架构：将128点FFT拆分为4个32点子计算，通过时分复用降低硬件资源消耗；在Cadence Genus中进行逻辑综合，最终FFT模块面积减少30%，处理时延从1.2μs降至0.8μs，满足3GPP规定的1ms子帧处理要求。
• 负责信道编码（Polar码）的硬件加速模块设计，创新性采用分层译码策略：将长码（1024bit）分解为短码级联，每级使用专用路径度量表缓存；通过ModelSim仿真验证，译码吞吐量从80Mbps提升至1.2Gbps，接近理论峰值，支撑基站上行峰值速率达标。
• 搭建基带处理链路的延迟模型，基于SystemC模拟从天线采样到比特输出的完整流程，识别出同步模块与FFT单元间的握手延迟是主要瓶颈；通过优化AXI-Stream接口的握手协议，将链路总延迟从15μs压缩至9μs，为后续算法迭代预留20%的时间裕量。
• 协助完成芯片原型验证平台的搭建，集成Xilinx Kintex UltraScale+ FPGA与高速ADC/DAC板卡，编写测试向量生成脚本（Python），覆盖70%以上的3GPP测试用例；平台成功输出首版基带信号，经第三方仪表测试，误码率（BER）在-10dB信噪比下低于1e-5，达到预期指标。

车规级MCU低功耗Bootloader架构升级与量产验证项目

• 车规级MCU需满足AEC-Q100 Grade 1低功耗与高安全标准，原有Bootloader存在待机功耗3.2mW（超标准1倍）、RSA-2048安全启动耗时120ms等问题；我作为项目负责人，主导Bootloader架构设计、RTL实现及全流程量产验证，目标是将待机功耗降至1mW内、启动时间压缩至50ms内，支撑芯片量产。
• 面临两大技术挑战：一是传统唤醒电路因电源域未隔离导致静态电流过高；二是RSA算法计算量大、公钥读取延迟严重。我通过TSMC 28nm HPC+工艺的Power Gating技术实现电源域动态隔离，结合RISC-V核分层睡眠模式（Sleep/Deep Sleep/Standby），用低功耗定时器（LPTIM）替代传统RTC降低待机功耗；安全层面对比RSA与ECC性能，选择ECC-256加密并将根密钥固化于OTP区消除EEPROM延迟。
• 主导推导功耗模型，用Cadence Innovus定位3个高功耗模块并优化；设计双Bank验证机制（引导区哈希+应用区签名）防篡改；协同验证团队搭建HIL测试平台，模拟-40℃~125℃车规环境验证启动流程。
• 项目成功将待机功耗降至0.8mW、启动时间缩至42ms，完全满足AEC-Q100 Grade 1标准；支撑公司3款车规MCU量产，累计带来1.2亿元营收；该方案成为公司车规产品线标杆设计，获2023年度技术创新奖。

物联网IoT传感器节点SoC低延迟数据传输协议栈开发

• 公司IoT传感器SoC需满足客户“传感器到云端延迟<100ms”的需求，原有MQTT-SN协议栈延迟达150ms且功耗高；我负责传输层与应用层设计，协同硬件优化MAC层，目标将延迟降至100ms内、功耗降30%。
• 核心矛盾是低延迟与低功耗的平衡：MQTT-SN长握手（40ms）与重传（30ms）是延迟主因，周期性数据未批量传输。我用Wireshark抓包定位瓶颈后，选轻量级CoAP协议替代MQTT-SN简化握手；针对周期性数据设计“时间同步+缓存队列”——SoC与云端同步NTP时间，数据存入FIFO队列按预设时间批量发送。
• 主导实现CoAP轻量级握手（10ms内完成），开发缓存队列优先级调度算法；协同硬件调整MAC层帧间隔从10ms至2ms，减少空口等待；搭建1000节点并发环境验证协议稳定性。
• 项目成果：延迟降至75ms、功耗降35%，满足所有指标；协议栈成为公司IoT SoC标准配置，支持200万片以上出货；助力公司获得3家头部IoT企业定点合作，降低客户部署成本约20%。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。