负责12英寸晶圆厂55nm-28nm逻辑芯片量产线良率提升，主导光刻、刻蚀、薄膜沉积关键工序波动分析与失效根因定位，协同工艺/设备/质量团队制定改善方案，目标将量产良率从85%提升至90%+。

• 主导55nm平台新品量产良率爬坡项目，面对初期良率仅82%（目标88%）的挑战，运用SPC（统计过程控制）识别光刻工序套刻偏差异常波动（CPK=1.1→1.3），通过OPC模型二次修正结合在线SPI（扫描式电子束量测）实时监控，将套刻精度从±4nm压缩至±2.5nm；同步引入基于机器学习的缺陷分类算法（ResNet模型），筛选高风险晶圆进行针对性湿法清洗（调整NH4OH浓度从28%至32%），3个月内良率提升至87%，单月增益超120万美元。
• 针对金属层电迁移（EM）导致的良率波动（月均失效率3.2%），牵头跨部门FMEA（失效模式分析），通过FIB（聚焦离子束）制样与TEM（透射电镜）观察确认铝线晶界处空洞缺陷，结合高温加速寿命测试（150℃/1000h）验证失效机理；优化退火工艺温度曲线（420℃→450℃保温30min），使EM失效率下降65%，对应产品良率稳定在98.2%以上，季度客户退货率降低40%。
• 解决刻蚀工序均匀性偏差问题：发现腔室侧壁沉积导致边缘区域刻蚀速率偏差达15%（目标≤5%），使用OES（光学发射光谱）分析等离子体组分，调整射频功率分配（上电极1500W→1300W，下电极1200W→1800W）并缩短腔室清洁周期（80片/次→60片/次），刻蚀均匀性优化至±2.8%，支撑光刻对准精度提升（CD均匀性从±3.5nm→±2.1nm），间接推动良率增长2%。
• 搭建良率预测模型：整合CD-SEM（关键尺寸量测）、XRC（晶圆级反射率量测）量测数据，AOI（自动光学检测）缺陷分布及工艺参数（温度/压力/气体流量），运用随机森林算法训练预测模型，预测准确率达89%；通过模型提前2周预警2次潜在良率下滑（涉及光刻胶残留、刻蚀过蚀），指导工艺预防性调整，全年避免损失超500万美元。

聚焦40nm成熟制程良率维护与瓶颈突破，负责CVD（化学气相沉积）、CMP（化学机械抛光）工序异常处理，目标维持量产良率≥97%并降低缺陷密度。

• 处理40nm NAND Flash产品CMP后表面划伤问题（良率损失5%），通过AOI图像识别定位划伤集中于Pad边缘，结合扫描电镜（SEM）分析确认是抛光垫颗粒脱落导致；优化抛光垫清洗频率（每150片→每100片）并更换低硬度抛光液（硬度从7H→5H），划伤缺陷密度下降82%，良率回升至97.8%，月产能提升3000片。
• 主导CVD钨塞空洞失效改善：某批次产品电性测试发现接触电阻异常，拆片后TEM观察显示钨塞内部存在微空洞（直径0.5-2μm）；追溯工艺发现预清洗步骤射频功率不足（200W→250W）导致表面氧化层未彻底去除，调整后空洞发生率从3.1%降至0.5%，对应良率提升1.2%，年节省成本超200万元。
• 建立关键工序预警机制：针对PVD铜籽晶层厚度波动（CV值＞8%），引入在线XRF（X射线荧光）实时量测，设定±5%厚度阈值触发报警，配合调整溅射气体Ar流量（从20sccm→25sccm）稳定沉积速率，CV值优化至4.5%，支撑后续电镀均匀性提升，间接降低短路缺陷率15%。
• 协同设备团队优化干法刻蚀机腔室匹配：新导入的刻蚀机（应用材料Centura）与旧机型存在工艺偏差（刻蚀速率差异±10%），通过DOE（实验设计）验证气体比例（Cl2/BCl3从4:1→5:1）、压力（2mTorr→2.5mTorr）对速率的影响，输出匹配参数表，使新旧设备工艺一致性达95%以上，减少转线调机时间40%。

参与28nm逻辑芯片新制程导入，负责光刻-刻蚀-薄膜工艺模块整合，验证工艺窗口与良率潜力，为后续良率提升奠定基础。

• 主导28nm SRAM单元光刻工艺开发：针对密集线宽（90nm）套刻偏差问题，使用ArFi（浸没式光刻）多重曝光技术，优化掩膜版偏置（OPC修正量+0.8nm）与曝光能量（从18mJ/cm²→16mJ/cm²），使关键尺寸CD均匀性从±5nm→±2.5nm，支撑后续刻蚀对准精度提升，单元良率从75%提升至88%。
• 验证刻蚀-薄膜工艺匹配性：新导入的高k介质（HfO2）薄膜沉积后，刻蚀速率异常偏高（3000Å/min→4500Å/min），通过XPS（X射线光电子能谱）分析发现界面层（SiOx）厚度增加（0.5nm→1.2nm），调整刻蚀气体（CF4/O2从3:1→2:1）降低氧化反应速率，刻蚀选择性优化至100:1，避免过蚀导致的栅极损伤，单元良率稳定在85%以上。
• 搭建新制程良率基线：收集前3批次量产数据（共1500片），建立包含12项关键指标（CD均匀性、套刻精度、缺陷密度等）的良率分析模板，识别出光刻胶残留（占比良率损失22%）为主要瓶颈，推动涂胶显影机增加Post Exposure Bake（PEB）温度均匀性校准（±1℃→±0.5℃），残留缺陷率下降60%，为新制程量产良率达标（82%）提供保障。

12英寸晶圆级先进封装SiP模组良率提升项目

• 项目背景：公司承接某头部消费电子客户的SiP（System in Package）模组代工订单，初期量产良率仅72%，低于客户要求的85%交付标准，核心问题是封装流程中“重布线层（RDL）与芯片凸点连接失效”及“底部填充胶（Underfill）空洞缺陷”导致批量报废。我的总体职责是主导全流程工艺整合与良率攻关，统筹设计、材料、设备跨部门协作，定位根因并推动解决方案落地。
• 解决的关键难题：① RDL与Bump连接可靠性问题——经SEM+FIB失效分析发现，RDL铜箔因电镀时晶粒取向杂乱导致界面结合力不足，占良率损失的20%；② Underfill空洞缺陷率高（15%）——传统点胶工艺导致胶液流动不均，气泡残留于芯片与基板间隙。技术上需结合材料特性与工艺参数协同优化。
• 核心行动与创新：1. 针对RDL问题，调整电镀工艺参数——将电流密度从2 ASD降至1.5 ASD，并增加“低温退火（180℃/30min）”步骤，通过晶粒定向生长改善铜箔界面结合力；2. 针对Underfill空洞，采用CFD仿真优化点胶路径（将点胶速度从5ml/min降至3ml/min，压力从0.3MPa提升至0.5MPa），同时设计梯度固化曲线（120℃/30min→150℃/30min），减少气泡膨胀应力；3. 牵头搭建“封装失效数据库”，引入机器学习算法关联工艺参数与良率数据，实现不良提前预警。
• 量化成果与价值：项目实施后，SiP模组良率提升至89.5%，超客户要求4.5个百分点；年新增营收约3000万元，单颗模组生产成本降低15%；该方案被纳入公司SiP工艺标准库，我个人获“年度良率攻关突出贡献奖”。此项目推动我从“单一工艺优化”向“全流程良率管控”的能力升级。

8英寸MEMS传感器晶圆刻蚀工艺一致性优化项目

• 项目背景：公司切入MEMS传感器代工领域，初期量产中晶圆内刻蚀速率均匀性仅±8%，导致传感器灵敏度偏差达±7%，远超客户要求的±5%。我的角色是负责刻蚀工艺的参数优化与腔室改造，解决工艺一致性问题以满足传感器性能需求。
• 解决的关键难题：① 反应腔室等离子体分布不均——角落区域等离子体密度比中心低30%，导致刻蚀速率差异；② 刻蚀气体流量波动——传统MFC（质量流量控制器）响应延迟，导致气体配比不稳定。需从腔室设计与气体控制两方面协同改进。
• 核心行动与创新：1. 用Langmuir探针诊断等离子体参数，调整腔室电极布局——在边缘区域增加2组射频线圈，使等离子体密度均匀性提升至±10%；2. 引入带实时校准功能的MFC系统，采用PID算法闭环控制气体流量，将SF6/CHF3/O2混合气体的流量波动从±5%降至±1%；3. 优化刻蚀配方——将刻蚀时间从60s延长至70s，平衡各向异性与均匀性。
• 量化成果与价值：刻蚀速率均匀性提升至±4.2%，传感器灵敏度偏差控制在±3.5%以内，完全满足客户规格；助力公司获得该客户的长期MEMS代工订单（年订单额约2000万元）；此项目奠定了我在MEMS工艺领域的专业基础，后续主导了多代传感器的刻蚀工艺迭代。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。