负责12英寸先进逻辑制程（55nm-28nm）量产线良率全周期管理，主导Yield Ramp阶段关键缺陷攻关，协同工艺集成（PIE）、设备工程（EE）、失效分析（FA）团队建立数据驱动的良率预测模型，推动工艺模块优化与缺陷控制。

• 主导28nm逻辑产品量产初期良率爬坡，针对金属层（M2-M5）短路缺陷率超标问题（初始缺陷密度3.2/cm²），牵头构建‘检测-定位-根因’分析闭环：通过KLA Tencor 8900系列扫描电镜标记缺陷位置，结合FIB（聚焦离子束）截面分析确认根因为空间像畸变导致的线宽偏差；协同光刻团队调整ASML NXT:2000i光刻机焦距补偿参数（+0.5μm→+0.3μm），优化显影均匀性（CD均匀性从2.8nm降至1.9nm），3个月内将该层短路缺陷密度压降至0.8/cm²，推动产品良率从78%提升至89%。
• 搭建基于SPC（统计过程控制）的良率预警系统，整合12类关键工艺设备（刻蚀机、薄膜沉积机）实时参数（刻蚀速率、膜厚均匀性）与YieldStar光学检测缺陷图谱，开发Python脚本实现±3σ异常自动报警，将良率异常响应时间从48小时压缩至6小时，成功拦截2起因刻蚀腔室污染导致的批量良率下降事件（预计避免450万元直接损失）。
• 针对存储单元接触孔填充不良问题（良率损失约5%），运用AFM测量CMP后表面粗糙度（Ra=1.5nm，超规格1.2nm），关联分析发现高Ra区域与接触孔空洞强相关；协同CMP团队调整抛光液配比（胶体二氧化硅磨料15%）与压力参数（3.5psi→2.8psi），将Ra均值稳定在0.6nm，接触孔填充良率提升至99.2%，整体良率额外增长2%。
• 主导月度跨部门良率复盘，建立含12,000+条缺陷数据的DFT（缺陷分类）数据库，应用随机森林算法训练高风险缺陷预测模型，识别桥接、断线等TOP3缺陷类型预测准确率达85%，为工艺优化提供数据决策支撑。

负责6英寸MEMS传感器特色工艺线良率提升，聚焦封装前道（前驱体沉积、光刻）与晶圆级封装（WLP）环节缺陷控制，制定月度良率改善计划，协同生产、质量团队验证优化措施有效性。

• 解决MEMS加速度计WLP阶段键合空洞问题（良率损失8%）：通过SEM观察键合界面，发现空洞集中于焊盘边缘（70%）；EDS分析确认焊盘表面有机残留，协同清洗团队调整RCA清洗配方（NH4OH浓度25%）并延长超声时间（5min→8min），将焊盘颗粒数从500颗/cm²降至80颗/cm²，键合空洞率降至2%，良率提升6%。
• 优化PECVD沉积SiO2工艺，改善晶圆翘曲问题（翘曲度200μm→150μm超标）：调整沉积温度（350℃→380℃）与气体比例（SiH4:NH3=1:5→1:6），降低薄膜压应力（-300MPa→-180MPa），翘曲度稳定在130μm以内，避免封装对准偏差导致的3%良率损失。
• 建立封装前道工序良率跟踪体系，每日汇总光刻CD、刻蚀Overlay等关键指标，通过柏拉图分析定位刻蚀过切（金属线短路占比45%）；协同刻蚀团队优化射频功率（200W→180W）与时间（45s→50s），过切缺陷率从3%降至0.5%，月均良率提升4%。

协助资深工程师完成4英寸功率器件产线良率数据采集与初步分析，参与失效样品检测及工艺参数验证实验，执行基础良率改善任务。

• 编制功率二极管良率日报，汇总切割、封装、测试环节数据（日投入500片，良率82%），开发Excel宏工具自动生成周/月趋势图，发现Q2良率环比降3%，协助定位光刻胶涂覆不均（CD均匀性3nm→5nm）；参与调整涂胶机转速（3000rpm→3500rpm），良率回升至85%。
• 协助失效分析，使用OM观察芯片表面，发现15%样品存在金属电极脱落；配合FA团队X射线检测确认钝化层厚度不均（局部<500nm）；建议增加钝化层厚度监控（每片抽检5点，≥800nm），后续脱落率降至3%。
• 参与N型外延层电阻率优化（目标10-15Ω·cm，实际18-22Ω·cm），协助调整外延温度（1100℃→1050℃）与磷烷流量（5sccm→7sccm），5批次验证后电阻率稳定在12-14Ω·cm，良率提升2%。

12英寸晶圆级先进封装SiP模组良率提升项目

• 项目背景：公司承接某头部消费电子客户的SiP（System in Package）模组代工订单，初期量产良率仅72%，低于客户要求的85%交付标准，核心问题是封装流程中“重布线层（RDL）与芯片凸点连接失效”及“底部填充胶（Underfill）空洞缺陷”导致批量报废。我的总体职责是主导全流程工艺整合与良率攻关，统筹设计、材料、设备跨部门协作，定位根因并推动解决方案落地。
• 解决的关键难题：① RDL与Bump连接可靠性问题——经SEM+FIB失效分析发现，RDL铜箔因电镀时晶粒取向杂乱导致界面结合力不足，占良率损失的20%；② Underfill空洞缺陷率高（15%）——传统点胶工艺导致胶液流动不均，气泡残留于芯片与基板间隙。技术上需结合材料特性与工艺参数协同优化。
• 核心行动与创新：1. 针对RDL问题，调整电镀工艺参数——将电流密度从2 ASD降至1.5 ASD，并增加“低温退火（180℃/30min）”步骤，通过晶粒定向生长改善铜箔界面结合力；2. 针对Underfill空洞，采用CFD仿真优化点胶路径（将点胶速度从5ml/min降至3ml/min，压力从0.3MPa提升至0.5MPa），同时设计梯度固化曲线（120℃/30min→150℃/30min），减少气泡膨胀应力；3. 牵头搭建“封装失效数据库”，引入机器学习算法关联工艺参数与良率数据，实现不良提前预警。
• 量化成果与价值：项目实施后，SiP模组良率提升至89.5%，超客户要求4.5个百分点；年新增营收约3000万元，单颗模组生产成本降低15%；该方案被纳入公司SiP工艺标准库，我个人获“年度良率攻关突出贡献奖”。此项目推动我从“单一工艺优化”向“全流程良率管控”的能力升级。

8英寸MEMS传感器晶圆刻蚀工艺一致性优化项目

• 项目背景：公司切入MEMS传感器代工领域，初期量产中晶圆内刻蚀速率均匀性仅±8%，导致传感器灵敏度偏差达±7%，远超客户要求的±5%。我的角色是负责刻蚀工艺的参数优化与腔室改造，解决工艺一致性问题以满足传感器性能需求。
• 解决的关键难题：① 反应腔室等离子体分布不均——角落区域等离子体密度比中心低30%，导致刻蚀速率差异；② 刻蚀气体流量波动——传统MFC（质量流量控制器）响应延迟，导致气体配比不稳定。需从腔室设计与气体控制两方面协同改进。
• 核心行动与创新：1. 用Langmuir探针诊断等离子体参数，调整腔室电极布局——在边缘区域增加2组射频线圈，使等离子体密度均匀性提升至±10%；2. 引入带实时校准功能的MFC系统，采用PID算法闭环控制气体流量，将SF6/CHF3/O2混合气体的流量波动从±5%降至±1%；3. 优化刻蚀配方——将刻蚀时间从60s延长至70s，平衡各向异性与均匀性。
• 量化成果与价值：刻蚀速率均匀性提升至±4.2%，传感器灵敏度偏差控制在±3.5%以内，完全满足客户规格；助力公司获得该客户的长期MEMS代工订单（年订单额约2000万元）；此项目奠定了我在MEMS工艺领域的专业基础，后续主导了多代传感器的刻蚀工艺迭代。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。