负责12英寸先进制程（28nm-5nm）晶圆厂刻蚀、PECVD设备的全生命周期管理，聚焦设备稳定性提升、工艺协同优化及智能化运维体系建设，支撑产线良率与产能双达标。

• 主导3台应用材料Centura DPS II刻蚀机的预防性维护（PM）体系升级，通过分析2年历史停机数据（MTBF从450小时降至380小时），定位腔室部件磨损为核心瓶颈，创新引入RFID标签追踪12类关键部件寿命，定制A/B/C三级维护策略（A类部件每150小时深度检查），同步集成SECS/GEM协议实现维护任务自动派单，6个月内设备MTBF提升至520小时，故障停机时间占比从12%压降至7%，年节省产能损失约4000万片等效8英寸晶圆。
• 针对PECVD设备沉积速率波动（CPK从1.33劣化至1.12）问题，牵头跨工艺/量测团队排查，采用光学发射光谱（OES）监测等离子体组分，发现射频电源匹配器老化导致功率波动±5%，协调更换原厂匹配器并优化匹配流程（新增3分钟预热环节），结合APC系统动态校准硅烷流量，最终沉积速率波动控制在±2%以内，支撑65nm逻辑芯片良率提升1.2%，单月额外产出良品晶圆8000片。
• 搭建设备健康度评估模型，整合FDC实时采集的12项关键参数（温度/压力/射频功率等）与PM历史数据，运用随机森林算法训练预测模型，试点阶段提前识别2起泵浦轴承磨损隐患（避免80小时非计划停机），模型误报率＜3%，已被纳入工厂设备智能运维平台标准模块，获集团技术创新奖。
• 优化备件库存策略，基于设备故障模式（反应腔室密封垫年损耗率25%）与进口件6周采购周期，将安全库存从3个月降至2个月，同步推行VMI（供应商管理库存）模式与原厂直供，备件齐套时间从5天压缩至2天，年度设备维护成本降低15%（约280万元）。

负责8英寸晶圆厂光刻、离子注入设备的日常维护与工艺适配，保障设备稳定运行并支持14nm CIS图像传感器、电源管理芯片等新产品导入。

• 核心参与ASML PAS 5500/1100光刻机年度升级项目，主导光学系统校准（波像差从0.8λ优化至0.5λ）与掩模台精度调试（重复定位精度从±5nm提升至±3nm），配合完成14nm节点掩模版首次曝光验证，曝光良率从88%提升至93%，助力产线顺利转产14nm CIS芯片。
• 解决Axcelis Optima HD离子注入机硼掺杂浓度均匀性问题（片内偏差从±3%扩大至±5%），拆解分析确认离子源灯丝老化致发射电流不稳，定制高温灯丝并调整预热曲线（延长至10分钟），同步通过法拉第杯实时监测修正注入剂量，浓度偏差最终控制在±1.5%以内，支撑CIS芯片量产良率达标。
• 主导设备OEE提升专项，针对光刻机换模时间过长（平均45分钟/次），运用SMED法分离内外部操作，制作专用掩模预对准治具，换模时间缩短至28分钟，OEE从78%提升至85%，年度多产出等效8英寸晶圆约12万片。
• 建立设备异常快速响应机制，梳理20类常见故障树（如光刻胶残留导致的光强衰减），编制标准化排查手册，故障平均修复时间（MTTR）从80分钟压缩至45分钟，产线停线损失降低25%。

协助完成6英寸晶圆厂扩散炉、刻蚀机的基础维护、数据记录及工艺异常响应，参与新设备导入验收与PM执行。

• 负责TEL FLOWSPEED 100扩散炉日常点检与PM执行，制定包含温度均匀性（±1℃）、气体流量（±5sccm）、炉管压力（±10mTorr）的15项点检表，连续2年零因点检疏漏导致的工艺异常，设备良率稳定在97%以上。
• 协助分析Lam TCP 9400刻蚀机终点检测（EPD）失效问题，收集300+组工艺数据（射频功率/气体比例/腔室压力），通过Minitab相关性分析定位射频匹配器接触不良，参与更换匹配器并验证，EPD成功率从92%恢复至98%，保障工艺连续性。
• 参与北方华创PVD 1200新设备导入验收，负责机械性能验证（卡盘转速均匀性±2%、传输机械手重复定位精度±3nm），输出12份测试报告，推动设备提前2周通过验收并投产，获部门新人进步奖。
• 维护设备数据看板，实时更新OEE、MTBF等10项关键指标，每周输出异常分析报告，协助主管快速识别设备隐患，所在班组季度考核连续6个月排名车间前三。

12英寸55nm逻辑工艺平台良率提升攻关项目

• 公司为导入头部AI芯片客户的55nm逻辑产品，新建产线初期良率仅82%，低于客户90%+的量产门槛；我的核心职责是牵头跨部门（光刻、薄膜、量测、失效分析）组建攻关小组，定位瓶颈并推动全流程优化，确保产品按时达标量产。
• 失效分析显示两大核心问题：一是铜互连层电迁移失效占比35%（根源是Ta/TaN阻挡层厚度均匀性差，±5%的波动导致局部电流密度过高）；二是光刻套刻精度波动（±1.2nm）引发栅极线宽偏差超规格（±0.3nm），影响器件性能一致性。
• 针对阻挡层问题，我主导重新设计PVD工艺参数——将Ta靶材功率从8kW提升至10kW以增强靶材溅射均匀性，同步将氩气流量从20sccm调至25sccm优化等离子体密度，最终使阻挡层厚度均匀性降至±2%以内；针对套刻问题，联动光刻团队引入机器学习算法（基于1000+片晶圆的套刻误差数据训练），修正OPC模型中的版图匹配偏差，将套刻精度压缩至±0.8nm以内；同时建立关键工序（PVD、光刻）的实时量测预警系统，设置±1%的厚度/套刻波动阈值，提前干预异常。
• 项目实施3个月后，良率逐步爬升至93.5%，超客户目标3.5个百分点，助力产品顺利通过客户的AEC-Q100认证并量产；该产线年营收新增1200万元，我因此获公司“年度技术创新奖”，相关工艺参数被纳入公司55nm逻辑平台的SOP，成为后续同类项目的基准方案。

8英寸0.18μm功率MOSFET导通电阻优化项目

• 公司主力产品0.18μm功率MOSFET的导通电阻（Rds(on)）较竞品高12%，导致客户终端电源产品效率低于预期；我的任务是聚焦前端工艺（源漏注入、退火、栅氧化），将Rds(on)降低15%以上，提升产品竞争力。
• 前期实验发现两大痛点：一是源漏区结深一致性差（±8%），导致电流路径分布不均，局部电阻偏高；二是栅氧化层击穿电压波动大（6.0-7.0V），既影响可靠性又限制器件性能发挥；我通过TCAD仿真（模拟注入能量/剂量对结深的影响）结合SIMS杂质浓度分析，定位到注入参数与退火条件的不匹配问题。
• 针对结深问题，调整源漏注入工艺——硼注入能量从120keV降至100keV（减少穿透深度偏差）、剂量从5e15/cm²增至6e15/cm²（确保杂质浓度均匀性），配合退火温度从1050℃升至1100℃、时间延长至40分钟，使结深均匀性提升至±3%以内；针对栅氧化层，优化氧化炉温场分布（通过新增3个加热探头），将温度均匀性从±3℃控制在±1℃以内，并引入椭偏仪实时监控氧化层厚度（精度±0.1nm），使击穿电压稳定在7.2V以上。
• 优化后Rds(on)较之前降低18%，超目标3个百分点，产品良率从85%提升至91%；客户因此追加20%的年度订单，该工艺方案被推广至公司所有0.18μm功率器件产品线，我主导修订的《0.18μm功率MOSFET前端工艺规范》成为团队核心技术文档，也让我从工艺执行岗成长为能独立主导专项优化的骨干工程师。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。