负责5G小基站射频前端模块全生命周期设计，涵盖需求分析、原理图设计、PCB Layout指导、测试验证及量产导入，需解决高频段（n41/n78）性能优化、EMC合规及可制造性问题，支撑产品快速落地。

• 主导5G NR n41频段（2.5GHz）PA模块正向设计，基于ADS完成链路预算与非线性仿真，针对高频下S11<-10dB目标优化π型匹配网络，通过HFSS仿真PCB微带线寄生参数并调整线宽间距，首版样片测试输出功率达27dBm（误差<0.5dB），邻道泄漏比（ACLR）满足3GPP规范-45dBc，量产良率从试产的72%提升至91%。
• 牵头解决某客户定制化5G小基站杂散发射超标问题（原-35dBc@3GHz），通过拆解PCB叠层发现电源层分割不合理导致数字噪声耦合，重新规划地平面并增加磁珠+电容二级滤波，在10层板设计中实现杂散抑制-52dBc，助力项目一次性通过运营商入库测试。
• 主导射频链路校准方案开发，结合FPGA实现自动温补算法，针对PA增益随温度漂移±1.2dB问题，采集200组温箱数据训练补偿模型，将工作温度范围（-40℃~+85℃）内增益波动控制在±0.3dB内，产品通过工业级环境认证。
• 协同结构团队完成射频屏蔽罩DFM优化，基于HFSS仿真磁场分布调整罩体开孔位置与尺寸，解决腔体谐振导致的2.6GHz频点插损增加0.8dB问题，同时降低屏蔽罩装配公差敏感度至±0.05mm，产线组装不良率下降40%。

承担4G LTE宏基站射频收发信机（TRX）设计与调试，覆盖B1/B3/B8多频段兼容需求，负责关键指标（噪声系数、杂散、互调）达标及量产问题定位，支撑基站整机射频性能提升。

• 独立完成LNA模块设计，基于Cadence Virtuoso完成原理图与版图设计，采用GaAs HEMT工艺优化输入匹配网络，噪声系数低至0.75dB（优于规格0.8dB），通过HFSS仿真屏蔽盒接地路径，隔离度提升至65dB（原58dB），满足多通道共存需求。
• 解决量产中TRX接收链路增益波动问题（±1.5dB@-40℃~+75℃），通过分析晶圆级测试数据发现温敏器件（变容二极管）离散性，引入数字温度传感器+MCU查表补偿，在PCB增加温度检测点并校准VCTCXO频率，最终增益波动压缩至±0.4dB，获客户量产放行。
• 主导完成基站射频子系统可靠性测试，执行HTOL（高温工作寿命）、温循（-55℃~+85℃）及ESD测试，发现PCB电源层与地层间距过近导致层间电容耦合，调整叠层设计并将电源平面分割为数字/模拟区，MTBF从8万小时提升至12万小时，通过电信级设备认证。
• 参与基站整机射频联调，与基带团队协作优化AGC参数，针对弱信号场景（-115dBm）接收灵敏度不足问题，调整LNA偏置电流并优化中频滤波器滚降特性，使基站解调信噪比（Eb/N0）提升0.3dB，小区边缘用户速率提高18%。

参与物联网基站Sub-GHz射频前端开发，支持433MHz/868MHz双频段收发设计，负责原理图验证、测试方案制定及问题定位，保障模块在复杂环境下的通信稳定性。

• 完成433MHz PA模块匹配网络设计，利用Smith圆图优化共轭匹配，通过ADS仿真不同负载牵引结果，调整串联电感与并联电容参数，使输出功率从20dBm提升至23dBm（效率从35%升至42%），满足长距离传输需求。
• 调试868MHz接收链路，针对邻道干扰导致误码率偏高问题（原1e-3@-105dBm），更换低噪声电容并优化π型匹配拓扑，将接收灵敏度提升至-110dBm，配合软件团队调整解调门限后，误码率降至1e-5以内。
• 搭建自动化测试平台，基于LabVIEW编写射频指标测试脚本（含S参数、功率、噪声系数），替代人工逐项测试，单板测试时间从4小时缩短至1.5小时，产线日产能提升60%，测试一致性误差<0.2dB。
• 解决小批量试产中模块在高温高湿（85℃/85%RH）环境下增益衰减问题，通过切片分析发现PCB阻焊层吸潮导致微带线阻抗偏移，优化阻焊油墨型号并增加表面涂覆层，高温高湿测试后增益稳定性提升至±0.2dB以内。

5G分布式小基站高可靠电源系统研发

• 5G分布式小基站需满足“高可靠供电、小体积适配、低纹波抗扰”的部署要求，但现有方案存在动态响应慢（无法匹配PA瞬时电流）、散热效率低（空间紧凑导致温度超阈值）、纹波过大（影响射频性能）的痛点。我的总体职责是主导电源系统全流程设计，从拓扑选型到量产验证，确保满足3GPP 5G NR电源质量标准。
• 核心难题有二：一是5G PA瞬时电流峰值达20A、上升沿<100ns，传统LDO无法满足动态响应，纹波超标；二是1U机框空间限制导致电源模块散热困难，结温易超105℃。针对动态响应，我选用TI UCD3138数字电源控制器，设计同步整流Buck-Boost拓扑，优化PWM占空比与补偿网络；针对散热，采用ANSYS Icepak热仿真，选用QFN封装低Rds(on) MOSFET（2.5mΩ），并在PCB内层铺铜做散热过孔。
• 我牵头完成3版原理图迭代，对比不同MOSFET与电容组合（用钽电容替代铝电解电容降低ESR），通过EMC测试整改（增加共模电感、优化接地）解决辐射干扰；同时推动供应链选用国产高可靠性电容，降低成本15%。
• 最终电源效率从85%提升至92%，纹波从150mV降至50mV（满足3GPP TS 38.104标准），体积缩小30%。项目支撑公司10个城市5G小基站部署，单站电源故障率从2.1%降至0.3%，年运维成本降低20%，我因此获公司“年度技术创新奖”。

工业级LoRaWAN网关低功耗与抗干扰设计

• 工业级LoRaWAN网关需在工厂、园区等复杂环境长期运行，但现有产品存在“功耗高（续航3个月）、抗干扰差（易受PLC、电机影响）”的问题，无法满足低维护需求。我的职责是负责硬件架构设计与抗干扰优化，平衡低功耗与高可靠性。
• 核心难题：一是LoRa（470MHz）与WiFi（2.4G）邻频干扰，丢包率达10%以上；二是电池供电下MCU与无线模块功耗过高，无法延长续航。针对干扰，采用“频段隔离+物理屏蔽”方案：LoRa模块单独划分PCB区域、加金属屏蔽罩，电源端增加π型滤波；针对功耗，选用STM32L4低功耗MCU，优化时钟树（关闭非必要外设），升级电源管理芯片为TI TPS62740（静态电流1.2μA）。
• 我主导PCB布局调整，将LoRa与WiFi天线间距从20mm增至50mm减少耦合；开发“动态功耗管理策略”——无数据时进入睡眠模式（<10mW），有数据时唤醒（<500mW）；推动完成IEC 61000-4-3抗干扰测试，整改接地设计满足工业要求。
• 项目完成后，网关功耗降低40%（1.2W→0.72W），续航从3个月延长至5个月；抗干扰能力满足IEC 61000-4-3标准（辐射抗扰10V/m），丢包率降至1%以下。产品支撑5个工业园区部署，客户投诉率下降45%，复购率提升25%，成为公司工业物联网核心产品。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。