负责5G基站及光通信设备中高速模拟电路全流程设计,涵盖需求分析、原理图设计、版图协同、测试验证及问题定位,主导关键模块技术攻关与团队成员技术指导。
- 主导5G宏站BBU电源管理模块设计,采用多相Buck拓扑结合同步整流方案,使用Cadence Virtuoso完成12V转1.0V/20A原理图设计,通过LTspice仿真优化PID补偿网络(调整零极点位置至100kHz/1MHz),解决负载瞬态响应慢问题(瞬态恢复时间从800ns缩短至200ns),最终模块效率达92%@50%负载,满足-40℃~85℃宽温域MTBF≥10万小时要求。
- 牵头光通信接收端跨阻放大器(TIA)低噪声优化,基于ADS进行噪声仿真(积分噪声带宽1GHz),识别反馈电阻热噪声(占比65%)与运放输入参考噪声(占比30%)为主导因素,更换低噪声运放AD8099(NF=1.8nV/√Hz)并优化输入节点版图(寄生电容从1.2fF降至0.8fF),将TIA噪声系数从4.2dB降至2.8dB,接收灵敏度提升3dBm,通过客户光模块误码率≤1e-12测试。
- 解决5G小基站PA驱动电路谐波失真问题,利用ADS S参数仿真分析π型匹配网络阻抗(目标50Ω±1Ω),调整电感L1值(从10nH改为8.2nH)并增加级间退耦电容C2(100pF),使THD从-35dBc改善至-50dBc,邻道泄漏比(ACLR)从-45dBc提升至-55dBc,满足3GPP TS 38.104协议要求。
- 建立模拟电路设计知识共享体系,编制《高速模拟电路设计指南》(含噪声抑制、稳定性分析等6大模块),指导2名初级工程师完成3款电源模块PCB Layout评审(遵循电源/地平面分割、敏感信号内层走线规则),将试产调试周期从6周压缩至3周,一次通过率从70%提升至95%。