负责高性能模拟集成电路全流程设计，涵盖指标定义、仿真验证、版图协同及量产导入，聚焦高精度ADC、低噪声运放等模块，解决高灵敏度场景下的噪声抑制、线性度一致性及温漂控制等关键技术问题。

• 主导设计16位高精度SAR ADC模拟前端模块，基于Cadence Virtuoso完成跨导放大器（CTA）、动态比较器及低噪声参考缓冲电路开发。针对输入信号噪声敏感痛点，通过优化差分对管宽长比（W/L=20μm/0.18μm）、引入源极退化电阻（R_s=3kΩ）降低热噪声，并结合Hspice蒙特卡洛仿真验证，最终输入参考噪声降至1.2μVrms（优于指标15%），有效位数（ENOB）提升至15.8位，支撑工业传感器高精度模数转换需求。
• 牵头解决量产阶段ADC线性度不一致问题，通过切片分析与晶圆级测试定位到运放输出级晶体管阈值电压（V_th）偏差（ΔV_th≈15mV）。提出基于体偏置技术的动态补偿方案，调整P阱区接触孔密度（从8个/100μm²增至12个/100μm²）并优化衬底偏置电压，将全温范围（-40℃~85℃）内积分非线性（INL）从±1.5LSB收敛至±0.8LSB，量产良率从82%提升至95%，年节约成本超300万元。
• 重点优化片上带隙基准电压源温漂性能，采用多级曲率补偿电路（加入高阶温度系数二极管），结合X参数模型提取BJT基极-发射极电压（V_be）与电阻温度系数（TCR），在-40℃~85℃范围内将基准电压漂移从50ppm/℃降至12ppm/℃，满足工业级ADC对参考源稳定性的严苛要求，获客户年度技术创新奖。
• 协同版图团队完成模拟模块布局，制定噪声敏感电路（如CTA输入级）的屏蔽层规则（间距≥20μm）及电源/地平面分割方案，通过Calibre DRC/LVS验证后，模块版图面积较初版缩小18%，寄生电容降低25%，助力芯片整体功耗从120mW降至95mW。

负责5G小基站射频前端模拟电路设计，支撑PA驱动级、LNA及收发切换开关模块开发，重点解决高频噪声抑制、宽带匹配及ESD可靠性问题。

• 核心参与2.6GHz频段5G小基站LNA电路设计，基于ADS完成噪声系数（NF）、增益（S21）及线性度（IIP3）联合仿真。采用共源共栅（Cascode）结构抑制米勒效应，优化源极电感（L_s=12nH）与负反馈电阻（R_f=100Ω）实现噪声匹配，最终NF低至0.8dB（目标1.0dB），增益18dB，IIP3达-5dBm，满足5G NR n41频段接收灵敏度要求。
• 主导解决PA驱动级输出摆幅不足问题，通过S参数仿真发现级间匹配网络带宽受限（原3dB带宽6GHz）。提出片上螺旋电感（L=15nH）并联接地电容（C=2pF）的宽带匹配拓扑，将带宽扩展至12GHz，输出摆幅提升20%（从1.8Vpp增至2.16Vpp），支持更高功率PA芯片（如Qorvo QPM56xx系列）驱动，客户整机发射功率达标率从85%提升至98%。
• 重点验证ESD防护设计有效性，搭建TLP测试平台（上升时间≤1ns），针对LNA输入/输出端口优化二极管钳位结构（采用双二极管并联），将HBM ESD等级从2kV提升至4kV，满足AEC-Q100 Grade 1车规级可靠性要求，助力产品进入车载通信市场。
• 搭建LNA量产测试平台，使用Keysight E5063A网络分析仪完成S参数批量测试，输出500+组测试数据，通过统计过程控制（SPC）分析关键参数波动源（如绑定线电感偏差），推动封装工艺优化，测试效率提升30%。

协助完成模拟电路模块仿真与测试，参与基础电路设计与调试，支撑音频功放、电源基准源等低复杂度项目落地。

• 协助完成音频功放电路低噪声设计，基于LTspice仿真麦克风偏置电路的1/f噪声（主要源于运放输入级MOS管）。通过增加去耦电容（C=100nF）并调整偏置电阻值（R_bias=1MΩ→2MΩ），将底噪从90μVrms降至65μVrms，语音通话清晰度提升（主观测试得分从4.2分升至4.6分）。
• 参与电源管理芯片基准电压源调试，定位到带隙基准温度系数异常（原30ppm/℃）。通过调整正负温度系数二极管面积比（P+N面积比从1:3调整为1:5）并结合曲率补偿技术（加入PTAT电流源），将温度漂移优化至15ppm/℃，满足消费类电子对电源稳定性的要求。
• 负责搭建模拟电路测试平台，使用Keysight B1500A半导体参数分析仪完成运放开环增益（AOL）、相位裕度（PM）测试，输出12份详细测试报告，发现3例补偿电容值偏差问题，推动设计迭代，缩短研发周期2周。

5G小基站高可靠高效电源系统研发及量产导入

• 项目背景：5G小基站大规模部署中，传统电源模块存在效率低（≤94%）、散热不良（峰值温度≥85℃）、宽输入电压（DC 18-48V）下性能波动大等问题，导致单站功耗高18%、故障率高5%，制约运营商低成本快速部署能力。核心目标是设计一套满足5G小基站需求的高可靠电源系统，实现效率≥96%、峰值温度≤75℃、宽输入下性能波动≤1%。
• 解决的关键难题：① 宽输入电压下LLC拓扑效率均衡问题——传统方案在18V低输入时效率仅92%；② 小基站紧凑空间内的散热瓶颈——原设计散热路径长，芯片结温超阈值；③ 高频开关（1MHz）带来的EMI辐射超标——初始测试辐射骚扰强度超Class B限值10dB。
• 核心行动与创新：1. 架构创新：采用“同步整流+多相LLC”混合拓扑，通过自适应占空比控制算法动态调整各相电流分配，解决低输入效率问题；2. 散热设计：基于ANSYS Icepak热仿真，首创“石墨片横向导热+铜鳍片纵向散热”一体化结构，将功率器件结温降低12℃；3. EMI优化：定制π型滤波器（插入损耗≥40dB@100MHz）+ 局部金属屏蔽罩，通过Keysight N9040B频谱仪调试，辐射骚扰强度降至Class B限值以下；4. 跨部门协同：牵头射频、结构、生产团队建立“周例会+原型迭代”机制，累计解决12项接口兼容问题。
• 项目成果与影响：① 性能指标：电源效率达96.8%（行业领先），峰值温度72℃，宽输入下性能波动0.8%；② 业务价值：单台5G小基站功耗降低15%，运营商部署成本下降12%（年节省电费约200万元/千站）；③ 量产落地：主导完成DFM优化，量产良率98.5%，支撑公司拿下3个省份运营商5G小基站电源集采项目；④ 个人贡献：获公司年度技术创新一等奖，主导编制《5G小基站电源设计规范》成为内部标准。

工业级物联网网关硬件平台标准化开发

• 项目背景：公司早期物联网网关产品因客户需求碎片化（支持RS485/CAN/LoRa/以太网等多协议），存在硬件设计重复、开发周期长（6-8个月/款）、工业级可靠性不足（-40~85℃环境下故障率高8%）等问题。目标是打造一款标准化、可扩展的工业级硬件平台，缩短新项目开发周期30%，支持8种以上通信协议。
• 解决的关键难题：① 多协议隔离与抗干扰——RS485/CAN总线在高噪声环境下误码率超10^-4；② 工业级器件选型——常规消费级芯片（如电源管理IC）无法满足-40℃启动要求；③ EMC认证整改——初始原型CE传导骚扰超标8dB。
• 核心行动与创新：1. 架构设计：采用“ARM Cortex-A7（主处理）+ STM32（协议处理）”双核心架构，通过ADuM1401数字隔离器实现总线与主控的电气隔离，误码率降至10^-6以下；2. 器件选型：筛选TI TPS5430（耐温-40~125℃）、NXP LPC54606（工业级温度）等器件，搭建-40℃温箱（ESPEC SH-241）验证启动稳定性；3. EMC优化：采用四层PCB设计（电源层与地层相邻降低阻抗），增加共模电感（10mH）和铁氧体磁环，传导骚扰强度降至CE限值以下；4. 标准化推进：定义“核心板+扩展槽”架构，支持LoRa/Wi-Fi/4G等模块热插拔，复用率达85%。
• 项目成果与影响：① 平台能力：支持RS485/CAN/Ethernet/LoRa/4G等8种协议，工业级温度范围达标，EMC通过CE/FCC/ETSI认证；② 开发效率：新网关项目开发周期从6个月缩短至4个月，累计支撑公司推出5款行业网关产品；③ 成本优化：BOM成本降低30%，工业级器件故障率降至1.2%；④ 个人成长：从硬件执行岗转向平台设计岗，掌握工业级产品全流程设计方法，成为公司物联网硬件平台核心设计人员。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。