负责高性能模拟集成电路全流程设计，涵盖指标定义、仿真验证、版图协同及量产导入，聚焦高精度ADC、低噪声运放等模块，解决高灵敏度场景下的噪声抑制、线性度一致性及温漂控制等关键技术问题。

• 主导设计16位高精度SAR ADC模拟前端模块，基于Cadence Virtuoso完成跨导放大器（CTA）、动态比较器及低噪声参考缓冲电路开发。针对输入信号噪声敏感痛点，通过优化差分对管宽长比（W/L=20μm/0.18μm）、引入源极退化电阻（R_s=3kΩ）降低热噪声，并结合Hspice蒙特卡洛仿真验证，最终输入参考噪声降至1.2μVrms（优于指标15%），有效位数（ENOB）提升至15.8位，支撑工业传感器高精度模数转换需求。
• 牵头解决量产阶段ADC线性度不一致问题，通过切片分析与晶圆级测试定位到运放输出级晶体管阈值电压（V_th）偏差（ΔV_th≈15mV）。提出基于体偏置技术的动态补偿方案，调整P阱区接触孔密度（从8个/100μm²增至12个/100μm²）并优化衬底偏置电压，将全温范围（-40℃~85℃）内积分非线性（INL）从±1.5LSB收敛至±0.8LSB，量产良率从82%提升至95%，年节约成本超300万元。
• 重点优化片上带隙基准电压源温漂性能，采用多级曲率补偿电路（加入高阶温度系数二极管），结合X参数模型提取BJT基极-发射极电压（V_be）与电阻温度系数（TCR），在-40℃~85℃范围内将基准电压漂移从50ppm/℃降至12ppm/℃，满足工业级ADC对参考源稳定性的严苛要求，获客户年度技术创新奖。
• 协同版图团队完成模拟模块布局，制定噪声敏感电路（如CTA输入级）的屏蔽层规则（间距≥20μm）及电源/地平面分割方案，通过Calibre DRC/LVS验证后，模块版图面积较初版缩小18%，寄生电容降低25%，助力芯片整体功耗从120mW降至95mW。

负责5G小基站射频前端模拟电路设计，支撑PA驱动级、LNA及收发切换开关模块开发，重点解决高频噪声抑制、宽带匹配及ESD可靠性问题。

• 核心参与2.6GHz频段5G小基站LNA电路设计，基于ADS完成噪声系数（NF）、增益（S21）及线性度（IIP3）联合仿真。采用共源共栅（Cascode）结构抑制米勒效应，优化源极电感（L_s=12nH）与负反馈电阻（R_f=100Ω）实现噪声匹配，最终NF低至0.8dB（目标1.0dB），增益18dB，IIP3达-5dBm，满足5G NR n41频段接收灵敏度要求。
• 主导解决PA驱动级输出摆幅不足问题，通过S参数仿真发现级间匹配网络带宽受限（原3dB带宽6GHz）。提出片上螺旋电感（L=15nH）并联接地电容（C=2pF）的宽带匹配拓扑，将带宽扩展至12GHz，输出摆幅提升20%（从1.8Vpp增至2.16Vpp），支持更高功率PA芯片（如Qorvo QPM56xx系列）驱动，客户整机发射功率达标率从85%提升至98%。
• 重点验证ESD防护设计有效性，搭建TLP测试平台（上升时间≤1ns），针对LNA输入/输出端口优化二极管钳位结构（采用双二极管并联），将HBM ESD等级从2kV提升至4kV，满足AEC-Q100 Grade 1车规级可靠性要求，助力产品进入车载通信市场。
• 搭建LNA量产测试平台，使用Keysight E5063A网络分析仪完成S参数批量测试，输出500+组测试数据，通过统计过程控制（SPC）分析关键参数波动源（如绑定线电感偏差），推动封装工艺优化，测试效率提升30%。

协助完成模拟电路模块仿真与测试，参与基础电路设计与调试，支撑音频功放、电源基准源等低复杂度项目落地。

• 协助完成音频功放电路低噪声设计，基于LTspice仿真麦克风偏置电路的1/f噪声（主要源于运放输入级MOS管）。通过增加去耦电容（C=100nF）并调整偏置电阻值（R_bias=1MΩ→2MΩ），将底噪从90μVrms降至65μVrms，语音通话清晰度提升（主观测试得分从4.2分升至4.6分）。
• 参与电源管理芯片基准电压源调试，定位到带隙基准温度系数异常（原30ppm/℃）。通过调整正负温度系数二极管面积比（P+N面积比从1:3调整为1:5）并结合曲率补偿技术（加入PTAT电流源），将温度漂移优化至15ppm/℃，满足消费类电子对电源稳定性的要求。
• 负责搭建模拟电路测试平台，使用Keysight B1500A半导体参数分析仪完成运放开环增益（AOL）、相位裕度（PM）测试，输出12份详细测试报告，发现3例补偿电容值偏差问题，推动设计迭代，缩短研发周期2周。

5G Sub-6GHz小基站射频前端模块高可靠性与量产化设计项目

• 项目背景：随着5G小基站规模化部署，运营商对射频前端模块提出「高频段（2.6GHz/3.5GHz）低干扰、高散热效率、量产良率≥95%」的刚性需求，原原型模块存在邻频杂散超标（-50dBm）、PA结温过高（105℃）及量产翘曲导致的虚焊问题。我的核心职责是主导模块架构设计、关键器件选型及从原型到量产的全流程可靠性攻关。
• 项目难点：一是Sub-6GHz频段下多载波聚合带来的带外辐射抑制；二是GaN-on-Si功率放大器（PA）的热集中导致的热失效风险；三是PCB叠层设计引发的量产翘曲（翘曲度≥0.8%）及焊接缺陷。我通过ANSYS HFSS仿真优化多阶π型匹配网络，将带外杂散从-50dBm压降至-57dBm；同时用Icepak进行热流仿真，设计了「铜柱+石墨片」复合散热结构，将PA结温降低至89℃；针对翘曲问题，通过有限元分析调整PCB叠层（芯板从1.6mm减至1.2mm，L2/L5层增加106玻纤布），翘曲度控制在0.4%以内。
• 核心行动：我牵头跨射频、结构、生产部门成立攻关小组，建立「温湿度循环+振动冲击+盐雾」三级可靠性测试体系，累计完成12轮原型验证；同步优化量产工艺，将回流焊峰值温度从245℃降至238℃，配合AOI自动光学检测筛选虚焊，使量产良率从88%提升至97%。
• 项目成果：模块最终满足运营商MTBF≥10万小时的要求，支撑公司5G小基站中标中国移动2023年集采项目，年营收贡献超8000万元。我个人主导解决了3项核心可靠性问题，推动模块从实验室到量产的转化，成为公司5G产品线的「拳头组件」，个人也借此晋升为硬件工程负责人。

工业级LPWAN终端低功耗与广覆盖硬件平台开发项目

• 项目背景：公司切入工业互联网市场时，现有终端存在「续航短（≤3年）、覆盖弱（接收灵敏度-130dBm）」的痛点，无法满足工厂设备长期无人值守的需求。我的角色是参与硬件平台架构设计，重点负责低功耗电路实现与射频性能优化。
• 项目难点：一是MCU休眠模式下的功耗控制（原方案≥10μA）；二是LoRa芯片接收灵敏度的提升（原方案-130dBm）。我通过优化STM32L4+ MCU的时钟树配置，关闭非必要外设时钟并采用RTC定时唤醒，将休眠电流从8μA降至4.2μA；同时调整LoRa芯片（SX1262）的PCB布局，将天线匹配电路贴近芯片引脚，减少寄生电容影响，接收灵敏度提升至-137dBm。
• 核心行动：我主导搭建低功耗测试平台，用Keysight N6705B电源分析仪精准测量待机电流，迭代5版电源管理电路设计，最终将整体待机功耗控制在3.5μA；参与工业场景验证，在某钢铁厂高温高湿车间（45℃/85%RH）测试，终端待机1年后剩余电量92%，满足5年续航需求。
• 项目成果：该平台支撑公司推出「工业物联网智能网关」产品，累计量产10万台，客户反馈续航超5年、覆盖半径达15公里（比竞品多3公里），助力公司拿下某汽车制造厂10万+终端订单。我个人积累了工业级低功耗硬件设计经验，掌握了LoRa射频电路优化的核心方法，为后续晋升奠定了基础。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。