负责5G小基站模拟前端模块的端到端设计，涵盖低噪声放大器（LNA）、ADC/DAC接口电路、电源滤波模块的开发，及性能优化、EMC合规与量产导入全流程

• 主导5G小基站2.6GHz频段LNA设计，基于Cadence Virtuoso搭建差分对+源极电感负反馈架构，选用NXP BGA2817晶体管模型，解决初始设计中2GHz频段增益平坦度超规（波动±1.2dB）问题——通过调整源极电感值（从10nH优化至15nH）和负反馈电阻（从220Ω降至150Ω），将增益波动压缩至±0.5dB以内，满足3GPP TS 38.104协议要求，该模块最终纳入小基站主力机型BOM，支撑年出货量5万台
• 核心参与16位SAR ADC（TI ADS54J60）前端驱动电路优化，针对采样噪声超标（初始输入参考噪声12μVrms）问题，通过Cadence Spectre仿真筛选低噪声运放（ADI ADA4945），设计二阶巴特沃斯抗混叠滤波器（截止频率10MHz），将噪声降至4.5μVrms，采样有效位数提升至15.8位，直接推动小基站上行信号信噪比改善4dB（从28dB到32dB），误码率降低30%
• 负责DC-DC转换器（TI TPS5430）的EMI抑制设计，解决100MHz-200MHz频段辐射超标15dB问题——采用Murata BLM18HG102SN1铁氧体磁珠+π型滤波电路（10μH电感+100nF电容），结合PCB层叠优化（电源层与地层相邻减小回路面积），最终辐射干扰降至FCC Part 15C标准限值以下，助力产品通过认证
• 推动模拟电路量产导入，制定DFM规范（如运放输出端串联10Ω电阻抑制振铃、电源 pad 加大至12mil），与封装厂协作优化QFN-32封装焊盘设计，将量产良率从85%提升至96%，单晶圆制造成本下降120美元，年节省成本约60万美元

负责工业物联网终端模拟信号链设计，覆盖传感器接口、低功耗运放模块开发，及温度补偿、可靠性验证等全生命周期工作

• 主导温湿度传感器（Sensirion SHT30）接口电路设计，针对mV级信号衰减问题，搭建TI INA333仪表放大器电路，优化增益（100倍）与RC低通滤波（10Hz截止），将信号采集误差从±0.5℃降至±0.1℃，满足工业物联网±0.2℃的高精度要求，该设计支撑终端在智能制造场景中部署超2万台
• 核心参与LoRa模块电源管理设计，选用TI TPS62740低功耗DC-DC，结合TS5A3157模拟开关实现动态电源路径切换（休眠时切断非必要负载），将模块待机电流从1.2mA降至350μA，终端续航从30天延长至80天，解决了户外部署的续航痛点
• 解决传感器信号链温漂问题（-40℃~85℃范围漂移±1.5%）——采用Vishay NTCS0603E3103JT热敏电阻搭建补偿网络，在Cadence Spectre中仿真校准系数，将温漂降至±0.3%以内，通过工业级温度循环测试（-40℃~85℃，100次循环）
• 设计加速老化实验（85℃/85%RH，1000小时），发现运放输出偏移问题，通过更换电容类型（从X7R改为X5R，降低吸湿性）解决潮气渗透导致的参数漂移，产品MTBF从6万小时提升至10万小时以上，客户投诉率下降40%

协助资深工程师完成模拟电路仿真、原型调试与数据整理，支撑消费电子音频、电源模块的设计迭代

• 协助设计消费电子音频功放电路（TI TPA3116），用Cadence Spectre仿真频响（20Hz-20kHz，波动±0.5dB）与THD（总谐波失真），调整反馈电阻（从10kΩ优化至8.2kΩ），将THD从0.1%降至0.05%，满足手机音频的Hi-Fi级音质要求
• 负责运放原型电路调试，使用泰克MSO58示波器和ESA-E频谱仪测试，发现耦合电容ESR过高（10Ω）导致高频衰减（-3dB带宽仅20kHz），更换为Murata GRM188R60J106KE15D陶瓷电容（ESR<0.1Ω）后，带宽扩展至50kHz，符合设计指标
• 搭建模拟电路器件数据库，收录10类运放（如LM358、OPA2134）的增益、噪声、功耗参数，协助团队快速筛选低噪声器件，将前端电路设计周期缩短20%
• 参与电源模块测试，记录TPS5430在不同负载下的效率曲线（满载85%、轻载60%），发现轻载时效率偏低问题，建议调整为PFM模式，将轻载效率从55%提升至70%，降低了终端设备待机功耗

5G小基站高可靠低功耗电源系统研发及量产导入

• 项目背景：随着5G小基站规模化部署，客户反馈现有电源系统存在“高负载效率下滑（满载效率仅88%）、多模块并联均流偏差大（±5%以上）、EMC辐射超标（CISPR 22 Class B限值+3dB）”三大痛点，无法满足户外柜紧凑部署及长期稳定运行需求。我的核心职责是主导电源系统架构设计、关键模块攻关及量产导入全流程，对齐客户交付要求。
• 关键难题：1）传统LLC谐振拓扑在高负载下变压器磁芯损耗激增，效率瓶颈明显；2）4路同步整流模块并联时，因驱动信号延迟导致均流不均，局部过热风险高；3）电源PCB布局紧凑，开关环路面积大，EMI辐射超出标准限值。
• 核心行动与创新：1）拓扑重构：将原LLC方案升级为“移相全桥+同步整流”混合拓扑，通过调整全桥开关频率（从100kHz降至80kHz）及谐振电感参数，降低磁芯损耗，同时引入数字控制器（TI UCD3138）实现动态相位调节，优化满载效率；2）均流方案创新：设计基于电流采样反馈的自适应均流电路，在每个模块输出端增加可调电阻网络，配合控制器实时调整各模块输出阻抗，将均流偏差从±5%压缩至±1%以内；3）EMC优化：参考CISPR 22标准，采用“分层屏蔽+铁氧体磁珠滤波”方案——在电源输入输出端增加共模电感+π型滤波电路，PCB层叠设计中插入接地屏蔽层，将辐射骚扰强度从38dBμV/m降至30dBμV/m以下。
• 项目成果：1）电源系统效率从88%提升至94%（满载），温升较原方案降低15℃，满足-40℃~+85℃宽温环境运行要求；2）均流一致性及EMC性能通过客户全项测试，支撑公司5G小基站产品中标某运营商10万台交付订单；3）主导编写《5G小基站电源设计规范》，形成公司内部技术标准；4）带领3人硬件团队完成从原型验证到量产爬坡（良率从92%提升至98.5%），个人贡献占比约60%（方案设计+问题攻关+团队管理）。

4G宏基站分布式电源模块小型化与热管理优化

• 项目背景：4G宏基站向“室外一体化机柜”转型，原有分布式电源模块体积过大（1U高度占2个槽位），无法适配新机柜的空间要求。我的任务是负责电源模块的小型化设计，同时保证效率≥92%、MTBF≥10万小时。
• 关键难题：1）传统硅MOSFET变压器体积大，占模块整体空间的40%；2）高功率密度下（20W/cm³），散热片与PCB布局冲突，芯片结温易超过105℃阈值；3）多芯片并联时热耦合严重，导致局部热岛效应。
• 核心行动与创新：1）器件选型突破：选用GaN FET（EPC2045）替代硅MOSFET，将变压器磁芯从EE55改为EE42，体积缩小35%；2）热管理方案设计：采用“均热板+铝鳍片”一体化散热结构，将PCB背面贴附的均热板与模块顶部鳍片连接，引导热量从芯片向鳍片传导，同时优化芯片布局（间隔≥2mm），减少热耦合；3）数字电源控制：引入PI InnoSwitch3-Pro控制器，实现输出电压闭环调节，降低纹波（从80mV降至30mV），提升电源稳定性。
• 项目成果：1）电源模块体积从120mm×80mm×25mm缩小至85mm×60mm×20mm（降幅30%），重量减轻25%；2）满载效率保持92.5%以上，结温控制在90℃以内，MTBF达到12万小时；3）模块成功应用于公司4G宏基站室外机柜方案，支撑20万台基站交付；4）独立完成原理图设计、PCB Layout（Altium Designer）及调试，解决了小型化与热管理的核心矛盾，个人贡献占比约70%。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。