负责5G小基站射频前端模拟信号链模块全生命周期设计，覆盖需求分析、原理图设计、PCB Layout指导、原型调试及量产EMC/性能优化，聚焦低噪声放大器（LNA）、电源滤波及抗干扰设计

• 主导设计5G小基站2.6GHz频段LNA模块，基于Cadence Virtuoso完成S参数仿真与版图匹配，选用NXP BGA2817 HEMT晶体管并优化源极电感负反馈结构（L1=10nH、Rg=22Ω），解决高频下增益波动（±0.3dB→±0.1dB）与噪声系数（1.8dB→1.5dB）超标问题，满足3GPP TS 38.101协议指标，模块一次性通过运营商实验室验证
• 针对基站高负载场景下PMIC输出纹波过大（80mV→影响ADC采样精度）的问题，用LTspice仿真π型滤波器（C1=22μF X7R、C2=1μF C0G、L=100nH）与ESR匹配策略，调整输入输出电容值并更换低ESR陶瓷电容，最终纹波降至30mV以内，ADC采样误差从0.5%缩小至0.1%
• 牵头解决射频输出端辐射骚扰超标（300MHz-1GHz，40dBμV/m→超CE认证限值）问题，通过ADS仿真PCB电流路径发现模拟/数字地耦合风险，实施“模拟地单点接地+磁珠隔离（100Ω@100MHz）”方案，同时在LNA输出端增加铁氧体磁环，整改后辐射强度降至30dBμV/m，顺利通过CE/FCC认证
• 搭建TIA（跨阻放大器）调试框架，制定Keysight E4980A LCR表测输出阻抗、Tektronix DPO7000示波器抓眼图的测试方案，解决初级工程师遇到的偏置电流漂移（±10μA→±1μA）问题，将单模块调试周期从5天缩短至3.5天，支撑项目提前2周量产

负责TWS耳机模拟音频电路端到端设计，覆盖Codec接口、充电管理及耳机保护模块，支撑产品从原型验证到年销百万级的量产落地

• 主导设计TWS耳机音频运放电路，选用TI TPA6132A2并优化反馈网络（Rf=10kΩ、Rin=1kΩ、Cf=22pF），解决高频（20kHz）下THD+N偏高（0.1%→0.05%）问题，输出功率提升至100mW@32Ω，满足Hi-Fi音质调测要求，该方案被纳入公司主力机型标准设计
• 针对充电仓过压过流失效问题（量产不良率2%），用Multisim仿真齐纳二极管（BZT52C5V6）+P-MOS管（AO3401）的组合保护电路，设置5.5V过压阈值与2A电流限制，同时调整输入电容ESR（从1Ω→0.5Ω）优化浪涌吸收能力，量产不良率降至0.5%以下
• 优化电池电量计模拟前端电路，选用ADI AD8220仪表放大器并调整增益电阻（从10kΩ→20kΩ），结合软件校准算法将电量检测精度从±2%提升至±1%，用户关于“电量不准”的投诉率下降40%，支撑产品复购率提升15%
• 协同软件工程师解决I2S接口音频卡顿问题，用Tektronix MSO58示波器捕捉时钟抖动（50ps→20ps），发现模拟电源纹波耦合至时钟线，通过在时钟线靠近源端增加0.1μF瓷片电容滤波，音频丢包率从1%降至0.01%，用户体验显著改善

协助资深工程师完成工业控制板模拟电路设计与调试，覆盖传感器信号调理、电源转换及信号隔离，夯实模拟电路基础设计能力

• 协助设计工业温度传感器信号调理电路，选用AD620仪表放大器并调整增益电阻（从499Ω→1kΩ），将mV级传感器信号（PT100输出）放大至V级（0-5V），信噪比从30dB提升至45dB，满足PLC模拟量采集（±0.5%精度）要求
• 参与工业控制板电源模块Layout设计，用Cadence Allegro绘制模拟部分PCB（LM2596电源芯片、100μF电解电容、0.1μF瓷片电容布局），遵循星型接地原则并将模拟/数字地通过0Ω电阻隔离，电源纹波从100mV降至50mV，减少对ADC采样的干扰
• 调试压力传感器模拟输出电路，解决零点漂移问题（±5℃→±1℃），采用冰浴法（0℃冰水混合物）校准偏置电压，并在电路中增加温度补偿电阻（PT1000），传感器测量准确性提升至±0.5%FS
• 整理《模拟电路测试规范文档》，涵盖运放、电源、传感器调理电路的测试用例（如增益、带宽、纹波测试）、数据记录模板及常见问题排查指南，成为部门新人培训核心资料，团队测试效率提升30%

5G小基站高可靠低功耗电源系统研发及量产导入

• 项目背景：随着5G小基站规模化部署，客户反馈现有电源系统存在“高负载效率下滑（满载效率仅88%）、多模块并联均流偏差大（±5%以上）、EMC辐射超标（CISPR 22 Class B限值+3dB）”三大痛点，无法满足户外柜紧凑部署及长期稳定运行需求。我的核心职责是主导电源系统架构设计、关键模块攻关及量产导入全流程，对齐客户交付要求。
• 关键难题：1）传统LLC谐振拓扑在高负载下变压器磁芯损耗激增，效率瓶颈明显；2）4路同步整流模块并联时，因驱动信号延迟导致均流不均，局部过热风险高；3）电源PCB布局紧凑，开关环路面积大，EMI辐射超出标准限值。
• 核心行动与创新：1）拓扑重构：将原LLC方案升级为“移相全桥+同步整流”混合拓扑，通过调整全桥开关频率（从100kHz降至80kHz）及谐振电感参数，降低磁芯损耗，同时引入数字控制器（TI UCD3138）实现动态相位调节，优化满载效率；2）均流方案创新：设计基于电流采样反馈的自适应均流电路，在每个模块输出端增加可调电阻网络，配合控制器实时调整各模块输出阻抗，将均流偏差从±5%压缩至±1%以内；3）EMC优化：参考CISPR 22标准，采用“分层屏蔽+铁氧体磁珠滤波”方案——在电源输入输出端增加共模电感+π型滤波电路，PCB层叠设计中插入接地屏蔽层，将辐射骚扰强度从38dBμV/m降至30dBμV/m以下。
• 项目成果：1）电源系统效率从88%提升至94%（满载），温升较原方案降低15℃，满足-40℃~+85℃宽温环境运行要求；2）均流一致性及EMC性能通过客户全项测试，支撑公司5G小基站产品中标某运营商10万台交付订单；3）主导编写《5G小基站电源设计规范》，形成公司内部技术标准；4）带领3人硬件团队完成从原型验证到量产爬坡（良率从92%提升至98.5%），个人贡献占比约60%（方案设计+问题攻关+团队管理）。

4G宏基站分布式电源模块小型化与热管理优化

• 项目背景：4G宏基站向“室外一体化机柜”转型，原有分布式电源模块体积过大（1U高度占2个槽位），无法适配新机柜的空间要求。我的任务是负责电源模块的小型化设计，同时保证效率≥92%、MTBF≥10万小时。
• 关键难题：1）传统硅MOSFET变压器体积大，占模块整体空间的40%；2）高功率密度下（20W/cm³），散热片与PCB布局冲突，芯片结温易超过105℃阈值；3）多芯片并联时热耦合严重，导致局部热岛效应。
• 核心行动与创新：1）器件选型突破：选用GaN FET（EPC2045）替代硅MOSFET，将变压器磁芯从EE55改为EE42，体积缩小35%；2）热管理方案设计：采用“均热板+铝鳍片”一体化散热结构，将PCB背面贴附的均热板与模块顶部鳍片连接，引导热量从芯片向鳍片传导，同时优化芯片布局（间隔≥2mm），减少热耦合；3）数字电源控制：引入PI InnoSwitch3-Pro控制器，实现输出电压闭环调节，降低纹波（从80mV降至30mV），提升电源稳定性。
• 项目成果：1）电源模块体积从120mm×80mm×25mm缩小至85mm×60mm×20mm（降幅30%），重量减轻25%；2）满载效率保持92.5%以上，结温控制在90℃以内，MTBF达到12万小时；3）模块成功应用于公司4G宏基站室外机柜方案，支撑20万台基站交付；4）独立完成原理图设计、PCB Layout（Altium Designer）及调试，解决了小型化与热管理的核心矛盾，个人贡献占比约70%。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。