负责5G小基站数字中频与基带电路全生命周期设计，覆盖需求拆解、RTL实现、FPGA原型验证及量产导入，协同算法、射频团队完成系统联调，确保设计满足3GPP速率、时延及可靠性指标

• 主导5G小基站下行基带数字电路设计，基于Verilog HDL实现LDPC编码、速率匹配及信道映射核心模块，采用Xilinx Vivado完成RTL编码与综合；针对初始设计FPGA资源占用率超75%的问题，通过流水线级联重构与乘法器资源共享优化，将资源占用降至58%，满足原型验证约束，支撑算法团队完成3轮迭代优化
• 搭建基于Kintex UltraScale+ KU5P的FPGA原型验证平台，集成MATLAB/Simulink生成的测试向量；解决10Gbps SerDes接口误码率高问题——调整端接电阻至56Ω并开启TX预加重（6dB），误码率从1e-4降至1e-12，提前2周交付验证环境，助力算法团队快速收敛性能
• 协同射频团队完成数字预失真（DPD）算法硬件映射，将MATLAB浮点模型转换为24bit定点RTL代码；针对定点量化误差导致ACLR恶化3dB的问题，优化系数舍入策略与截断方式，最终ACLR达到-55dBc，满足3GPP R16规范要求
• 主导数字电路量产导入，基于Altera Cyclone V SoC平台完成原理图设计（Altium Designer）与PCB Layout评审；解决首单量产3%不良率问题——增加电源平面滤波电容（220nF替换100nF）并优化时钟缓冲器布局，将时钟抖动从150ps降至50ps，不良率降至0.1%，支撑产品年出货5万台

负责物联网网关数字控制电路设计与优化，聚焦MCU外围接口、低功耗管理及Zigbee协议栈硬件加速，保障网关在复杂环境下的稳定性与功耗表现

• 核心参与物联网网关STM32H743 MCU外围电路设计，负责UART、SPI、I2C接口时序优化；针对SPI接口速率不足（10Mbps）问题，调整时钟极性（CPOL=1）与相位（CPHA=0），并优化PCB走线阻抗至100Ω±10%，将速率提升至20Mbps，满足8路传感器并发采集需求
• 主导低功耗管理模块设计，基于TPS65982 PMIC实现动态电压调节（DVS）与休眠唤醒机制；编写Verilog控制逻辑关闭非必要外设时钟，将核心电压从1.2V降至1.0V，待机电流从50μA降至10μA，延长设备续航40%
• 负责Zigbee协议栈硬件加速，将CRC32校验与帧组装逻辑集成到Artix-7 FPGA；采用HDL实现硬件CRC引擎，相比软件处理速率从1Mbps提升至5Mbps，MCU负载率从30%降至10%，提升网关数据转发效率
• 解决量产网关晶振起振失败问题——通过示波器（Tektronix MSO58）排查发现晶振负载电容不匹配（原12pF改为15pF），配合调整PCB布局减少干扰，起振成功率从92%提升至99.5%

协助完成消费类电子产品数字电路设计与测试，涉及MCU控制、LED驱动及故障排查，积累数字电路全流程设计经验

• 协助设计智能音箱数字控制电路，采用STM32F407主控编写GPIO与PWM逻辑，实现LED呼吸灯与按键响应；解决按键抖动问题——添加RC滤波（1kΩ+100nF）与施密特触发器，误触率从5%降至0.1%，确保用户体验
• 参与智能手表电源管理测试，用逻辑分析仪（Saleae Logic 16）排查充电中断问题；发现BQ24773充电IC的EN引脚电压波动±0.3V，添加100nF去耦电容后波动降至±0.1V，测试通过率从96%提升至98%
• 负责LED驱动电路原型验证，搭建Arduino平台测试亮度均匀性；调整PWM占空比与串联电阻（1kΩ改为1.5kΩ），亮度偏差从15%降至5%，满足产品设计要求
• 协助排查智能插座通信异常，用万用表检测RS485总线终端电阻（原未接）——补接120Ω电阻后，通信误码率从1e-3降至1e-6，解决多设备联网冲突问题

5G小基站高功率密度电源系统研发

• 项目背景：随着5G网络向户外场景规模化部署，公司现有5G小基站电源存在满载效率低（92%）、户外45℃环境下核心器件温度超85℃阈值、体积占比大（占基站舱体1/3）三大痛点，无法满足海外运营商对“高可靠、小体积、易安装”的交付要求。我的总体职责是主导电源系统的需求分析、方案设计、原型验证及量产导入全流程，对电源性能、可靠性及成本负全责。
• 关键难题：一是高功率密度（30W/cm³）下的热管理，传统风冷无法解决LLC谐振变换器开关管的局部热点；二是EMC兼容问题，开关电源100MHz-3GHz高频噪声耦合至LTE天线，导致辐射杂散超标10dB；三是LLC拓扑的高频化设计难度大，需平衡效率与开关管损耗。
• 核心行动：针对热管理，创新采用“微通道液冷板+相变材料（PCM）”复合方案——用ANSYS Fluent仿真优化液冷板流道（宽度0.8mm、间距1.2mm），结合PCM潜热吸收峰值热量，将开关管结温控制在78℃以内；针对EMC，设计三层屏蔽结构（铝制外壳+导电泡棉+铜箔屏蔽层），并在开关管漏极串联100Ω@1GHz铁氧体磁珠，将辐射杂散降至-45dBm以下，通过ETSI EN 301 489-1认证；针对拓扑，对比GaN/SiC器件特性，最终选用SiC MOSFET同步整流，降低导通损耗15%。
• 项目成果：电源满载效率提升至95%，体积缩小30%（占舱体1/5），支持-40℃~+55℃宽温运行；推动公司5G小基站通过沃达丰、Orange认证，2023年海外营收达800万元（占总营收15%）；我主导的“高功率密度5G电源设计”获公司技术创新奖，晋升为硬件工程组组长。

智慧农业物联网网关低功耗优化项目

• 项目背景：公司物联网网关用于智慧农业场景时，因户外无外接电源，现有方案待机时间仅6个月，无法满足客户“一年一换电池”的核心需求。我的职责是作为硬件开发负责人，主导低功耗方案设计、模组协同优化及量产验证。
• 关键难题：一是多模块（MCU、Wi-Fi、LTE、土壤传感器）动态功耗难平衡，传统静态降频无法适配负载波动；二是电池寿命预测不准，经验值估算误差达30%，导致客户投诉；三是低功耗模式下LTE模组唤醒延迟（>1s）影响数据实时性。
• 核心行动：针对功耗优化，采用DVFS技术动态调整MCU频率（1MHz-100MHz）与电压（1.2V-3.3V），并将Wi-Fi模组从“定时唤醒”改为“事件触发”（土壤湿度变化超20%时唤醒），待机功耗从120mW降至20mW；针对SOC估算，采集100组电池充放电数据，用Python scikit-learn训练随机森林模型，结合BQ76952电量计的多参数数据，SOC准确率达95%以上；针对唤醒延迟，优化LTE模组RTC时钟与软件握手机制，将延迟降至200ms以内。
• 项目成果：网关待机时间延长至18个月，支撑公司在山东、河南落地10万台智慧农业设备，客户满意度从75%提升至95%；我积累了从需求到量产的全流程低功耗硬件设计经验，后续将该方案复用至公司智能电表网关产品。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。