负责5G基站数字中频模块全流程设计，涵盖架构定义、RTL实现、时序优化及系统验证，衔接算法、射频与生产测试团队，保障模块性能、功耗与量产可行性。

• 主导100Gbps高速SerDes接口设计，基于Vivado平台完成SystemVerilog RTL编码，针对8b/10b编码下眼图闭合难题，创新性引入FFE预加重（3阶系数自适应调整）与CDR锁相环带宽优化（从2GHz调谐至1.8GHz），配合示波器实测验证，最终眼高提升40%（达220mV）、误码率稳定低于1e-12，满足5G前传eCPRI协议要求。
• 作为核心成员完成FPGA原型验证平台搭建，基于ModelSim完成RTL级功能仿真（覆盖92%关键路径），同步解决跨时钟域信号亚稳态问题（通过双触发器同步+状态机握手机制），将原型验证周期从8周压缩至5.5周，支撑算法团队提前2周完成调制解调算法迭代。
• 重点优化模块静态功耗，采用多阈值电压门控时钟（MTVG）技术对非活跃逻辑模块动态断电，结合电源域划分（划分为3个独立PD域），流片后实测静态功耗较初版降低25%（从85mW降至64mW），满足基站AAU设备-40℃~+85℃宽温场景下的散热设计要求。
• 协同生产测试团队制定DFM/DFT指南，针对BGA封装布线密度高的问题，优化时钟树布局（采用H树结构替代传统树形结构，时钟偏斜从120ps降至45ps），并将测试向量覆盖率从88%提升至97%，首版量产良率从82%提高至95%，单批次返工成本降低约45万元。

负责物联网终端基带芯片数字模块设计，聚焦协议栈硬件加速、低功耗控制逻辑开发及量产测试支持，保障芯片在LPWA场景下的性能与续航能力。

• 独立完成UART/IP核全流程设计，基于Cadence Genus完成逻辑综合（目标工艺28nm），针对多速率兼容（支持9600bps~115200bps）需求，创新性采用参数化波特率发生器（误差率<0.01%），配合ModelSim仿真验证，最终模块面积仅占芯片总逻辑资源的1.2%，优于同类IP核1.8%的行业均值。
• 开发低功耗模式控制逻辑，结合动态电压频率调整（DVFS）与睡眠唤醒机制，设计状态机控制单元（支持5种低功耗模式切换），流片测试显示待机功耗从1.2mW降至0.3mW（降幅75%），满足NB-IoT终端在深度睡眠场景下（连续待机7天）的续航要求。
• 主导测试向量生成与覆盖率提升，使用Synopsys TestMAX工具自动生成MBIST测试向量，针对寄存器堆、状态机等关键模块设计边界扫描链（JTAG覆盖率99%），配合晶圆测试厂调试，最终量产芯片功能测试覆盖率从85%提升至95%，不良品漏检率降低至0.3%以下。
• 参与SoC系统集成，协同前端团队完成总线仲裁设计（采用轮询+优先级混合机制），输出《数字模块验证方案》（含1200+条测试用例），推动芯片一次性流片成功，较原计划缩短开发周期20%（从14个月压缩至11个月）。

协助完成消费电子主控芯片数字模块实现，包括逻辑设计、RTL编码及基础验证，支撑芯片功能验证与量产准备。

• 负责GPIO/UART模块RTL编码与仿真，基于Verilog实现32位GPIO方向控制、中断触发（边沿/电平敏感）及UART发送接收（支持奇偶校验），通过ModelSim完成模块级仿真（覆盖90%功能点），修复时序违规问题3处（如寄存器写使能信号延迟导致数据错位），模块一次性通过前端团队评审。
• 参与时序分析支持，使用Synopsys PrimeTime对关键路径（如SPI Flash控制器的CS#信号到数据有效时间）进行静态时序分析（STA），定位到跨模块时钟偏移问题（最大偏移80ps），协同布局布线团队调整时钟树，最终建立时间裕量从5ps提升至25ps，保障模块稳定工作。
• 协助搭建验证平台，基于Perl脚本自动生成测试激励（覆盖10万+组随机输入），配合测试工程师完成模块级验证，将单模块验证周期从2周缩短至10天，测试用例执行效率提升60%。
• 整理设计文档，输出《GPIO/UART模块设计规范》（含寄存器映射表、时序图、异常处理流程），被团队纳入新人培训材料，后续类似模块开发文档编写时间减少40%。

5G宏基站电源模块高可靠性重构项目

• 项目背景：公司为承接国内三大运营商5G基站规模化部署需求，现有4G升级款电源模块在高湿（≥85%RH）、高温（≥45℃）户外环境下MTBF仅8万小时，未达运营商20万小时的要求，导致站点交付延迟及售后成本攀升。我的核心职责是主导电源模块的全链路重构，解决可靠性痛点并支撑项目交付。
• 关键难题与技术路径：一是高湿环境下传统电解电容易出现电解液挥发失效，二是多相位DC-DC并联均流一致性差（波动±10%）导致模块发热不均；我选择高分子固态电容替代电解电容（耐温125℃、寿命10万小时），结合ANSYS SIwave进行热仿真优化PCB层叠设计（增加电源层铜厚至2oz），同时采用TI TPS546D24数字电源控制器实现自适应均流算法，解决均流波动问题。
• 核心行动与创新：牵头跨结构、软件、测试部门成立专项组，制定“器件选型-仿真验证-原型迭代”三阶段流程；针对高湿场景设计温湿度循环测试（-40℃~85℃，10次循环后加85%RH老化），累计完成12轮原型验证，调整了散热片 fin间距（从2mm缩至1.5mm）以提升对流效率；创新性引入“器件降额因子库”，将关键器件应力控制在70%以下，从设计源头规避失效风险。
• 项目成果：重构后的电源模块MTBF提升至25万小时，满足运营商严苛要求，支撑公司在10个省份的5G基站交付量占比从15%提升至30%；通过固态电容替代及PCB优化，单模块成本降低15%（约80元/台），年节省售后维修成本超200万元；我个人主导的“高可靠电源模块设计方法论”被纳入公司硬件开发规范。

物联网网关LPWAN双模模块低成本高兼容性设计项目

• 项目背景：公司物联网网关产品需拓展海外东南亚市场，要求模块同时兼容LoRaWAN（868/915MHz）与NB-IoT（700/800MHz）协议，且成本较现有方案降低20%以上。我的职责是负责双模模块的方案设计、器件选型及兼容性验证，支撑网关产品海外落地。
• 关键难题与技术路径：一是双模射频信号相互干扰（初始测试邻道泄漏比超标10dB），二是低成本器件（如国产PA/LNA）性能波动大导致协议兼容率低（仅85%）；我采用ADI ADuCM3029作为主控芯片（集成双模基带，减少外围器件），PCB布局时用金属屏蔽罩分隔LoRa与NB-IoT射频区域，通过ADS软件仿真优化天线匹配网络（调整电容值从10pF至12pF）以降低干扰；针对低成本器件，建立“参数 binning 机制”，筛选出纹波≤50mV、增益偏差≤2dB的器件批次。
• 核心行动与创新：对比5家国产器件供应商的性能与成本，最终选定性价比最优的PA/LNA组合；优化电源管理电路，采用TI TPS62740低功耗DC-DC，将模块待机电流从15μA降至8μA；主导编写“双模协议兼容性测试用例”，覆盖12种网络场景，确保模块在不同运营商网络下的注册成功率≥98%。
• 项目成果：双模模块成本降低22%（从120元/片降至93元/片），兼容性达标率提升至98%，支撑公司物联网网关在东南亚市场出货量同比增长30%；该模块成为公司海外市场的核心卖点，助力拿下泰国某运营商5万台网关订单；我个人获得公司“年度技术创新奖”。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。