负责5G小基站数字中频与基带电路全生命周期设计，覆盖需求拆解、RTL实现、FPGA原型验证及量产导入，协同算法、射频团队完成系统联调，确保设计满足3GPP速率、时延及可靠性指标

• 主导5G小基站下行基带数字电路设计，基于Verilog HDL实现LDPC编码、速率匹配及信道映射核心模块，采用Xilinx Vivado完成RTL编码与综合；针对初始设计FPGA资源占用率超75%的问题，通过流水线级联重构与乘法器资源共享优化，将资源占用降至58%，满足原型验证约束，支撑算法团队完成3轮迭代优化
• 搭建基于Kintex UltraScale+ KU5P的FPGA原型验证平台，集成MATLAB/Simulink生成的测试向量；解决10Gbps SerDes接口误码率高问题——调整端接电阻至56Ω并开启TX预加重（6dB），误码率从1e-4降至1e-12，提前2周交付验证环境，助力算法团队快速收敛性能
• 协同射频团队完成数字预失真（DPD）算法硬件映射，将MATLAB浮点模型转换为24bit定点RTL代码；针对定点量化误差导致ACLR恶化3dB的问题，优化系数舍入策略与截断方式，最终ACLR达到-55dBc，满足3GPP R16规范要求
• 主导数字电路量产导入，基于Altera Cyclone V SoC平台完成原理图设计（Altium Designer）与PCB Layout评审；解决首单量产3%不良率问题——增加电源平面滤波电容（220nF替换100nF）并优化时钟缓冲器布局，将时钟抖动从150ps降至50ps，不良率降至0.1%，支撑产品年出货5万台

负责物联网网关数字控制电路设计与优化，聚焦MCU外围接口、低功耗管理及Zigbee协议栈硬件加速，保障网关在复杂环境下的稳定性与功耗表现

• 核心参与物联网网关STM32H743 MCU外围电路设计，负责UART、SPI、I2C接口时序优化；针对SPI接口速率不足（10Mbps）问题，调整时钟极性（CPOL=1）与相位（CPHA=0），并优化PCB走线阻抗至100Ω±10%，将速率提升至20Mbps，满足8路传感器并发采集需求
• 主导低功耗管理模块设计，基于TPS65982 PMIC实现动态电压调节（DVS）与休眠唤醒机制；编写Verilog控制逻辑关闭非必要外设时钟，将核心电压从1.2V降至1.0V，待机电流从50μA降至10μA，延长设备续航40%
• 负责Zigbee协议栈硬件加速，将CRC32校验与帧组装逻辑集成到Artix-7 FPGA；采用HDL实现硬件CRC引擎，相比软件处理速率从1Mbps提升至5Mbps，MCU负载率从30%降至10%，提升网关数据转发效率
• 解决量产网关晶振起振失败问题——通过示波器（Tektronix MSO58）排查发现晶振负载电容不匹配（原12pF改为15pF），配合调整PCB布局减少干扰，起振成功率从92%提升至99.5%

协助完成消费类电子产品数字电路设计与测试，涉及MCU控制、LED驱动及故障排查，积累数字电路全流程设计经验

• 协助设计智能音箱数字控制电路，采用STM32F407主控编写GPIO与PWM逻辑，实现LED呼吸灯与按键响应；解决按键抖动问题——添加RC滤波（1kΩ+100nF）与施密特触发器，误触率从5%降至0.1%，确保用户体验
• 参与智能手表电源管理测试，用逻辑分析仪（Saleae Logic 16）排查充电中断问题；发现BQ24773充电IC的EN引脚电压波动±0.3V，添加100nF去耦电容后波动降至±0.1V，测试通过率从96%提升至98%
• 负责LED驱动电路原型验证，搭建Arduino平台测试亮度均匀性；调整PWM占空比与串联电阻（1kΩ改为1.5kΩ），亮度偏差从15%降至5%，满足产品设计要求
• 协助排查智能插座通信异常，用万用表检测RS485总线终端电阻（原未接）——补接120Ω电阻后，通信误码率从1e-3降至1e-6，解决多设备联网冲突问题

5G宏基站电源模块高可靠性重构项目

• 项目背景：公司为承接国内三大运营商5G基站规模化部署需求，现有4G升级款电源模块在高湿（≥85%RH）、高温（≥45℃）户外环境下MTBF仅8万小时，未达运营商20万小时的要求，导致站点交付延迟及售后成本攀升。我的核心职责是主导电源模块的全链路重构，解决可靠性痛点并支撑项目交付。
• 关键难题与技术路径：一是高湿环境下传统电解电容易出现电解液挥发失效，二是多相位DC-DC并联均流一致性差（波动±10%）导致模块发热不均；我选择高分子固态电容替代电解电容（耐温125℃、寿命10万小时），结合ANSYS SIwave进行热仿真优化PCB层叠设计（增加电源层铜厚至2oz），同时采用TI TPS546D24数字电源控制器实现自适应均流算法，解决均流波动问题。
• 核心行动与创新：牵头跨结构、软件、测试部门成立专项组，制定“器件选型-仿真验证-原型迭代”三阶段流程；针对高湿场景设计温湿度循环测试（-40℃~85℃，10次循环后加85%RH老化），累计完成12轮原型验证，调整了散热片 fin间距（从2mm缩至1.5mm）以提升对流效率；创新性引入“器件降额因子库”，将关键器件应力控制在70%以下，从设计源头规避失效风险。
• 项目成果：重构后的电源模块MTBF提升至25万小时，满足运营商严苛要求，支撑公司在10个省份的5G基站交付量占比从15%提升至30%；通过固态电容替代及PCB优化，单模块成本降低15%（约80元/台），年节省售后维修成本超200万元；我个人主导的“高可靠电源模块设计方法论”被纳入公司硬件开发规范。

物联网网关LPWAN双模模块低成本高兼容性设计项目

• 项目背景：公司物联网网关产品需拓展海外东南亚市场，要求模块同时兼容LoRaWAN（868/915MHz）与NB-IoT（700/800MHz）协议，且成本较现有方案降低20%以上。我的职责是负责双模模块的方案设计、器件选型及兼容性验证，支撑网关产品海外落地。
• 关键难题与技术路径：一是双模射频信号相互干扰（初始测试邻道泄漏比超标10dB），二是低成本器件（如国产PA/LNA）性能波动大导致协议兼容率低（仅85%）；我采用ADI ADuCM3029作为主控芯片（集成双模基带，减少外围器件），PCB布局时用金属屏蔽罩分隔LoRa与NB-IoT射频区域，通过ADS软件仿真优化天线匹配网络（调整电容值从10pF至12pF）以降低干扰；针对低成本器件，建立“参数 binning 机制”，筛选出纹波≤50mV、增益偏差≤2dB的器件批次。
• 核心行动与创新：对比5家国产器件供应商的性能与成本，最终选定性价比最优的PA/LNA组合；优化电源管理电路，采用TI TPS62740低功耗DC-DC，将模块待机电流从15μA降至8μA；主导编写“双模协议兼容性测试用例”，覆盖12种网络场景，确保模块在不同运营商网络下的注册成功率≥98%。
• 项目成果：双模模块成本降低22%（从120元/片降至93元/片），兼容性达标率提升至98%，支撑公司物联网网关在东南亚市场出货量同比增长30%；该模块成为公司海外市场的核心卖点，助力拿下泰国某运营商5万台网关订单；我个人获得公司“年度技术创新奖”。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。