负责工业物联网终端设备数字电路全生命周期设计，覆盖需求分析、原理图/PCB实现、信号完整性/电源完整性（SI/PI）优化、EMC整改及量产导入，协同固件、结构、生产团队解决高速数字设计、低功耗及可靠性问题。

• 主导某款边缘计算工业网关的数字电路设计，基于Xilinx Artix-7 FPGA+ARM Cortex-A7架构，使用Altium Designer完成10层PCB Layout，结合SIwave仿真优化DDR4 3200Mbps差分线阻抗（控制100Ω±5%）与蛇形等长（误差<5mil），解决高速信号眼图闭合问题（眼高从150mV提升至300mV，误码率从1e-6降至1e-10），最终产品量产良率达98.5%，支撑客户产线自动化场景的实时数据处理需求。
• 核心参与低功耗物联网节点的数字电源管理模块开发，采用TI TPS62740同步降压转换器+LDO的分层供电方案，结合MCU动态电压调节（DVS）算法，将节点待机功耗从15μA降至5μA，满足客户5年无源电池续航要求，该方案已复用至3款迭代产品，降低BOM成本8%。
• 牵头解决工业环境下的EMC合规问题，针对终端设备的静电放电（ESD）失效（原±8kV接触放电失败），用CST仿真优化PCB接地架构（将数字地与模拟地单点连接改为网格状分区接地），并在USB、以太网接口增加TVS管（SM712）与铁氧体磁珠，最终ESD抗扰度提升至±15kV，顺利通过IEC 61000-4-2 Class A认证。
• 推动DFM/DFA优化，与PCB厂商联合调整过孔间距（从8mil扩大至10mil）、线宽公差（从±10%收紧至±5%），减少生产中的短路缺陷率（从3%降至0.5%）；同时优化元件布局，将高频器件集中放置，缩短信号传输路径，量产周期缩短2周，单台生产人工成本降低12%。

负责4G/5G通信模块的数字电路设计与验证，聚焦时钟同步、接口兼容性及可靠性问题，协同软件团队调试FPGA-MCU通信，保障模块满足运营商认证要求。

• 参与4G LTE Cat.4通信模块的基带数字电路设计，使用Cadence OrCAD绘制原理图（含Si5351时钟芯片、STM32F407 MCU外围电路），通过Allegro完成6层PCB Layout；重点优化时钟树抖动（将Si5351输出抖动从150ps降至80ps），解决时序违例问题（MCU SPI接口建立时间从-1.2ns提升至+0.8ns），保证模块在-40℃~+85℃环境下稳定运行。
• 主导USB 3.0 SuperSpeed接口的数字电路调试，用Saleae逻辑分析仪抓取DP/DM信号，发现共模干扰导致的眼图闭合问题（眼图张开度仅0.8UI），通过在USB差分线两侧增加共模电感（DLW21HN900SQ2）与屏蔽层，将眼图张开度提升至1.2UI，满足USB-IF认证的眼图模板要求。
• 负责FPGA与MCU的SPI通信优化，编写Verilog代码实现CRC-16校验与自动重传机制，解决高温环境下数据丢包问题（错误率从1e-5降至1e-8）；同时调整SPI时钟极性（CPOL=1）与相位（CPHA=0），避免亚稳态导致的数据错误，模块可靠性提升30%。
• 协助完成CE/FCC认证，用R&S频谱分析仪定位辐射发射超标问题（原40dBμV/m@300MHz），发现晶振的2次谐波辐射，通过在晶振输出端增加π型滤波电路（100nF电容+10Ω电阻+铁氧体磁珠），将辐射发射降至25dBμV/m以内，顺利通过认证。

协助数字电路原理图设计、PCB Layout检查及测试验证，学习高速数字设计与EMC基础，支撑团队完成Wi-Fi/蓝牙模块的研发项目。

• 协助完成Wi-Fi 4（802.11n）模块的数字电路原理图设计，用Altium Designer绘制电源转换（AMS1117-3.3V）、晶振（26MHz）及复位电路，参与DFM检查（修正12处过孔与焊盘对齐问题），减少生产中的pad污染导致的虚焊问题，良率从92%提升至98%。
• 负责数字电路的测试验证，用Tektronix DPO7054示波器测量MCU时钟信号的抖动（从120ps优化至90ps），用Logic 16逻辑分析仪验证UART接口的波特率准确性（误差<0.1%），输出15份测试报告，支撑设计迭代。
• 解决低功耗模式下的唤醒延迟问题，分析STM32L0系列MCU的唤醒时序，调整GPIO的上拉电阻（从10kΩ改为4.7kΩ），将唤醒时间从2ms缩短至500μs，满足客户对电池供电设备的快速响应要求。
• 整理数字电路设计文档模板（含原理图注释规范、Layout阻抗控制指南），建立团队共享知识库，提升后续项目的设计效率20%，减少新人上手时间1周。

5G Sub-6GHz低功耗小基站射频前端模块开发与量产优化

• 项目背景：随着5G网络深度覆盖需求增长，传统小基站因射频前端功耗过高（普遍≥18W）限制了运营商室内批量部署。核心目标是为运营商定制支持n41/n78频段的低功耗射频前端模块，要求功耗≤15W、效率≥35%、量产良率≥90%；我的职责是主导模块射频链路设计、仿真验证及量产导入全流程。
• 关键难题：一是Sub-6GHz GaN功放的效率瓶颈，传统AB类功放效率仅30%，无法满足低功耗要求；二是多通道PA的一致性问题，量产中通道间功率偏差达±1.5dB，导致整机杂散超标；三是高频段（n78）下射频走线的插损与隔离矛盾，S21损耗超-0.8dB影响信号质量。
• 核心行动：1. 针对功放效率，基于ADS仿真平台优化Doherty结构负载牵引，选用Cree CGH40010 GaN HEMT器件，调整输入输出匹配网络为π型+串联枝节，将效率提升至38%；2. 针对一致性，设计基于FPGA的自动校准算法，通过实时监测各通道增益误差并调整偏置电压，将功率偏差控制在±0.3dB内；3. 针对高频插损，采用罗杰斯RO4350B板材设计微带线，增加接地过孔密度至每波长2个，同时优化层叠结构（从4层增至6层），将S21损耗降至-0.5dB以内；4. 引入SPC统计过程控制，对PA管芯的栅极电压、封装应力等12个关键参数进行实时监控，确保量产一致性。
• 项目成果：1. 模块最终功耗降至12.8W，效率达39.5%，超额完成目标；2. 量产良率从初期85%提升至96.2%，单批次一致性偏差≤±0.2dB；3. 支撑公司在2022年Q4获取10个省份运营商的小基站集采订单，累计出货2.1万台；4. 本人主导的“Doherty功放+自动校准”方案被纳入公司5G射频模块标准设计规范，个人获评当年“技术突破一等奖”。

IoT Cat.1bis双模通信模块硬件平台研发与规模应用

• 项目背景：2019年Cat.1网络商用后，市场对低成本、低功耗的双模（LTE-M/NB-IoT）模块需求激增，但现有方案存在功耗高（待机≥5mA）、EMC兼容性差（辐射超标10dB）、批量返修率达8%等问题。我的目标是主导开发一款满足3GPP Rel.13标准的Cat.1bis模块，实现待机≤2mA、辐射≤30dBm/100MHz、量产良率≥95%。
• 关键难题：一是基带芯片（紫光展锐春藤5820）与射频芯片（Qorvo QM450xx）的邻频干扰，导致接收灵敏度下降2dB；二是ESD防护不足，USB接口在±8kV接触放电时频繁失效；三是电源管理芯片的纹波过大（≥150mV），影响模块待机电流稳定性。
• 核心行动：1. 针对干扰问题，用Cadence Allegro重新设计PCB层叠（调整为6层“信号-地-电源-信号-地-信号”结构），将射频PA与基带CPU隔离≥10mm，射频走线下方铺完整地平面，同时增加铁氧体磁珠隔离电源端，使接收灵敏度恢复至-102dBm（符合标准）；2. 针对ESD，选用TI TPD2E009 TVS阵列芯片，将USB接口的ESD防护等级提升至±15kV接触放电，并在PCB布局时增加放电间隙至0.5mm；3. 针对纹波，替换为ADI ADP5050电源管理芯片，优化输出滤波电容为10μF陶瓷电容+100nF钽电容组合，将纹波降至80mV以内，待机电流从5.2mA降至1.8mA。
• 项目成果：1. 模块实现待机1.8mA、辐射28dBm/100MHz，完全满足运营商招标要求；2. 量产良率从82%提升至97.5%，单模块成本下降15%（从35元降至30元）；3. 模块累计出货120万片，广泛应用于智能电表（占比45%）、共享充电桩（占比30%）等场景；4. 本人设计的“分层隔离+TVS阵列”EMC方案成为公司IoT模块的标准防护规范，推动部门年度营收增长22%。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。