负责5G小基站数字中频与基带电路的全生命周期设计，涵盖需求拆解、RTL实现、FPGA原型验证及量产导入，协同算法、射频团队完成系统对接

• 主导5G NR PDSCH/PUSCH信道编解码模块的RTL设计，基于Verilog语言和Xilinx Vivado工具链实现Turbo编码/译码、LDPC编码/译码等核心功能；针对初始设计中时序收敛困难的问题，通过Pipeline流水线分割（将译码阶段拆分为3级）和寄存器切割优化，将模块最大latency从120ns降至85ns，满足3GPP TS 38.212标准对时序的要求；最终模块一次性通过功能仿真和FPGA原型验证，支撑算法团队完成5G峰值速率（1.8Gbps）性能测试
• 负责FPGA原型验证平台的搭建，整合MATLAB算法模型与RTL代码，使用ModelSim进行功能仿真并通过Xilinx ILA调试；解决FFT变换后星座图误码率偏高问题（初始1e-3），通过调整旋转因子精度（从16bit降至12bit）和流水线级数（从4级增至6级），将误码率降至1e-5，满足算法团队对信道估计精度的要求
• 协同射频团队完成数字预失真（DPD）算法的硬件映射，将MATLAB浮点算法转换为定点化RTL（Q15格式），使用Xilinx System Generator完成模型转换；优化乘法器资源复用策略，将DPD模块的资源占用从1200个LUT降至810个，降低32%的FPGA逻辑资源消耗，支撑小基站低功耗设计目标
• 主导量产版本的数字电路DC-DC电源域划分，用Altium Designer优化PCB布局，将数字电源（1.0V）与模拟电源（1.8V）的地平面分离，并在接口处增加磁珠（BLM18HG102SN1）滤波；量产良率从92%提升至96%，单板电源纹波从50mV降至25mV，满足通信设备可靠性要求

负责物联网网关的数字控制电路设计，覆盖MCU外围接口、低功耗管理及通信模块，支持从原理图到试产的全流程

• 核心参与物联网网关主控电路设计，选用STM32H743IGT6作为主处理器，完成DDR3L（16bit@1333MHz）、EMMC 5.1、USB3.0 OTG等外围接口的原理图设计；针对高速信号串扰问题，使用HyperLynx SI仿真分析DDR3L地址线与USB3.0差分线的耦合，调整端接电阻（49.9Ω→56Ω）和线间距（4mil→6mil），信号眼图张开度从0.8UI提升至1.2UI，通过USB-IF兼容性测试
• 负责低功耗模式硬件实现，设计基于RTC（DS3231M）的唤醒电路和电源切换模块，选用TI TPS62740做LDO；优化唤醒信号时序（从10ms缩短至2ms），将待机功耗从150uA降至50uA，满足物联网设备“5年续航”的客户要求
• 主导UART通信模块调试，解决数据丢包问题（初始0.1%）；通过增加FIFO深度（从16byte增至64byte）和调整波特率时钟源（内部RC→外部8MHz晶振），丢包率降至0.001%，通过电信运营商的物联网网关入网测试
• 编写数字电路DFMEA文档，识别12项潜在失效模式（如电源波动导致MCU复位、SPI Flash读写超时），提出7项改进措施（增加TVS二极管SM712、扩大晶振负载电容至15pF）；试产阶段故障发生率从0.8%降至0.48%，提升产品可靠性

协助消费类电子数字电路辅助设计，包括原理图绘制、PCB布局及简单模块测试，参与研发到量产支持

• 协助设计智能音箱音频处理数字电路，基于STM32F405RG绘制I2S、PWM、GPIO接口原理图；针对音频杂音问题（-65dB），调整DGND与AGND隔离带宽度（6mil→10mil）并在USB口增加ESD保护（SM712），杂音降至-80dB，通过客户音频质量验收
• 负责SPI Flash（W25Q128JV）功能测试，用示波器和逻辑分析仪验证读写时序；发现时钟抖动问题（初始1.2ns→调整晶振负载电容12pF→15pF，抖动降至0.5ns），时序margin从5ns提升至12ns，确保Flash数据读写稳定性
• 参与量产前PCB修版，根据试产反馈调整USB差分线阻抗（100Ω±10%→100Ω±5%）；量产良率从88%提升至93%，减少返工成本约15万元
• 整理数字电路设计文档模板（含原理图说明、PCB布局指南、测试报告），统一团队设计规范；后续项目设计周期缩短20%，新人上手时间从1个月降至2周

5G宏基站电源模块高可靠性重构项目

• 项目背景：公司为承接国内三大运营商5G基站规模化部署需求，现有4G升级款电源模块在高湿（≥85%RH）、高温（≥45℃）户外环境下MTBF仅8万小时，未达运营商20万小时的要求，导致站点交付延迟及售后成本攀升。我的核心职责是主导电源模块的全链路重构，解决可靠性痛点并支撑项目交付。
• 关键难题与技术路径：一是高湿环境下传统电解电容易出现电解液挥发失效，二是多相位DC-DC并联均流一致性差（波动±10%）导致模块发热不均；我选择高分子固态电容替代电解电容（耐温125℃、寿命10万小时），结合ANSYS SIwave进行热仿真优化PCB层叠设计（增加电源层铜厚至2oz），同时采用TI TPS546D24数字电源控制器实现自适应均流算法，解决均流波动问题。
• 核心行动与创新：牵头跨结构、软件、测试部门成立专项组，制定“器件选型-仿真验证-原型迭代”三阶段流程；针对高湿场景设计温湿度循环测试（-40℃~85℃，10次循环后加85%RH老化），累计完成12轮原型验证，调整了散热片 fin间距（从2mm缩至1.5mm）以提升对流效率；创新性引入“器件降额因子库”，将关键器件应力控制在70%以下，从设计源头规避失效风险。
• 项目成果：重构后的电源模块MTBF提升至25万小时，满足运营商严苛要求，支撑公司在10个省份的5G基站交付量占比从15%提升至30%；通过固态电容替代及PCB优化，单模块成本降低15%（约80元/台），年节省售后维修成本超200万元；我个人主导的“高可靠电源模块设计方法论”被纳入公司硬件开发规范。

物联网网关LPWAN双模模块低成本高兼容性设计项目

• 项目背景：公司物联网网关产品需拓展海外东南亚市场，要求模块同时兼容LoRaWAN（868/915MHz）与NB-IoT（700/800MHz）协议，且成本较现有方案降低20%以上。我的职责是负责双模模块的方案设计、器件选型及兼容性验证，支撑网关产品海外落地。
• 关键难题与技术路径：一是双模射频信号相互干扰（初始测试邻道泄漏比超标10dB），二是低成本器件（如国产PA/LNA）性能波动大导致协议兼容率低（仅85%）；我采用ADI ADuCM3029作为主控芯片（集成双模基带，减少外围器件），PCB布局时用金属屏蔽罩分隔LoRa与NB-IoT射频区域，通过ADS软件仿真优化天线匹配网络（调整电容值从10pF至12pF）以降低干扰；针对低成本器件，建立“参数 binning 机制”，筛选出纹波≤50mV、增益偏差≤2dB的器件批次。
• 核心行动与创新：对比5家国产器件供应商的性能与成本，最终选定性价比最优的PA/LNA组合；优化电源管理电路，采用TI TPS62740低功耗DC-DC，将模块待机电流从15μA降至8μA；主导编写“双模协议兼容性测试用例”，覆盖12种网络场景，确保模块在不同运营商网络下的注册成功率≥98%。
• 项目成果：双模模块成本降低22%（从120元/片降至93元/片），兼容性达标率提升至98%，支撑公司物联网网关在东南亚市场出货量同比增长30%；该模块成为公司海外市场的核心卖点，助力拿下泰国某运营商5万台网关订单；我个人获得公司“年度技术创新奖”。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。