负责5G/4G基站数字中频及基带处理单元的架构设计、RTL实现与验证，主导低功耗与高性能平衡优化，支撑产品从原型到量产的全流程落地

• 主导5G小基站基带处理单元（BBU）的FFT/IFFT处理模块开发，基于Verilog HDL实现基2按时间抽取（DIT）算法，针对5G NR 100MHz带宽需求设计8级流水线架构，通过Xilinx Vivado时序分析工具定位跨时钟域（CDC）亚稳态风险，引入双触发器同步机制+握手协议，将模块处理延迟从120ns压缩至85ns，吞吐量提升至1.2Gsps，满足3GPP TS 38.211协议对实时性的严格要求
• 牵头4G LTE基站数字下变频（DDC）模块的低功耗优化，采用Cadence Genus逻辑综合工具分析各功能单元动态功耗占比，识别出乘法器阵列（占总功耗42%）为核心瓶颈；通过复用乘法器系数缓存池+动态时钟门控策略，在保持SNR≥38dB指标下，模块静态功耗降低37%，单板年耗电量减少约1200度（按日均运行20小时计）
• 负责BBU与AAU间CPRI/eCPRI接口的FPGA实现与验证，使用Synopsys VCS完成协议栈一致性测试，针对高速SerDes链路（25Gbps）眼图闭合问题，结合HyperLynx SI/PI仿真调整PCB差分对阻抗（从100Ω优化至102Ω）、增加预加重（6dB）与去加重（4dB），最终眼高提升至200mV（原120mV），误码率稳定在1e-12以下，保障基站前传链路可靠性
• 搭建数字电路验证平台，集成ModelSim与Python自动化测试框架，编写2000+条定向测试用例与50+个随机激励场景，覆盖FFT定点误差、DDC杂散抑制等关键指标，将功能验证周期从8周缩短至5周，量产版本零设计缺陷（DFT测试覆盖率99.3%）

承担无线通信设备数字前端（DFE）模块的RTL设计、综合及时序收敛，协同射频团队解决数模混合信号干扰问题，推动产品从试产到批量交付

• 独立完成LTE宏站接收通道数字预失真（DPD）观测路径设计，采用Verilog-A混合信号建模方法，实现ADC采样（14bit@200MSPS）到FIR滤波器的级联架构；针对观测链路噪声系数（NF）超标问题（初始值4.8dB），通过调整抗混叠滤波器截止频率（从100MHz降至80MHz）+优化采样时钟抖动（从150fs降至80fs），将NF改善至3.2dB，满足系统灵敏度要求（-104dBm@20MHz带宽）
• 主导4G基站主控芯片（SoC）的外围接口适配设计，完成SPI、I2C、UART等低速总线的逻辑映射，使用Cadence Innovus进行物理实现，解决高速DDR3控制器（800Mbps）与低速总线（100Kbps）的时钟域冲突；通过划分独立电源域（DVDD=1.0V，AVDD=1.8V）+增加磁珠隔离，将数字噪声耦合至模拟部分的峰峰值从80mV降至15mV，保障射频本振相位噪声（-125dBc/Hz@1kHz偏移）指标
• 参与NB-IoT终端数字信号处理板开发，负责基带信号解调算法的硬件映射，将MATLAB浮点模型（QPSK解调，BER≤1e-5）转换为定点Verilog代码（16bit量化），通过ModelSim蒙特卡洛仿真验证误差向量幅度（EVM），调整旋转因子舍入策略后，EVM从8.7%优化至5.2%（优于协议3%的门限），支撑终端通过GCF认证
• 建立数字电路可测性设计（DFT）规范，为团队制定扫描链（Scan Chain）长度控制（单链≤2000 flip-flop）、边界扫描（JTAG）覆盖率（≥95%）等标准；应用于3款基站产品后，生产测试覆盖率从82%提升至94%，单板测试时间缩短25%（单板测试成本降低约18元/台）

参与无线通信基站数字逻辑开发，协助完成RTL编码、仿真验证及基础时序分析，支撑团队完成小型化基站原型机开发

• 负责2G/3G基站信令处理板的状态机设计，使用Verilog实现MSC与BSC间SS7信令的解析与转发逻辑，通过QuestaSim仿真验证10万+条信令交互场景，修正状态转移冲突问题5处，信令处理延迟稳定在5ms内（满足ETSI标准）
• 协助优化基站电源管理模块的数字控制逻辑，基于C语言编写PID算法模型，转换为定点Verilog代码实现电池充电电流闭环控制；通过调整比例系数（Kp=0.8→1.2）与积分时间（Ti=2s→1.5s），将充电效率从89%提升至94%，延长电池循环寿命约15%
• 搭建数字电路调试平台，使用Saleae逻辑分析仪捕获FPGA内部信号，定位SPI Flash配置数据错位问题（初始误码率5e-4），发现是由于时钟域异步FIFO深度不足（原8级→调整为16级），修复后配置成功率从92%提升至99.9%
• 编制《数字电路设计规范手册（入门版）》，整理RTL编码规则（如非阻塞赋值优先级、异步复位同步释放）、仿真测试要点等20+项经验，被团队作为新人培训材料使用，缩短新员工独立设计周期约1个月

5G小基站高功率密度电源系统研发与优化

• 随着5G小基站规模化部署，运营商对设备电源效率（≥95%@满载）、散热性能（≤65℃@满载）及体积（≤1U）提出严苛要求。本人作为硬件工程负责人，主导电源模块的全新设计与验证，目标是解决现有方案效率低、散热不足导致的设备可靠性下降问题。
• 难点在于传统LLC谐振拓扑在200W峰值功率场景下满载效率仅92%，且1U紧凑空间下被动散热无法满足温度要求，需平衡拓扑效率、器件选型与散热设计的矛盾。
• ① 对比移相全桥、LLC、开关电容三种拓扑的损耗模型，通过MATLAB仿真验证移相全桥+同步整流方案在200W负载下的效率优势；② 采用ANSYS Icepak搭建热仿真模型，优化散热片鳍片间距（从2mm调至1.5mm）、导热硅脂填充率（提升至80%），并选用导通电阻12mΩ的氮化镓（GaN）功率器件降低损耗；③ 协调PCB Layout团队采用10层板设计，将大电流路径与控制电路隔离，减少EMI同时提升散热能力。
• ① 电源模块满载效率提升至96.2%，达到运营商Tier1标准；② 体积较原方案减小18%（从1.2U压缩至1U），满足机架安装要求；③ 通过ETSI EN 300 019-2-3环境测试，支撑公司5G小基站在2023年中国移动集采中获得20%份额，带动营收增长3500万元。个人主导拓扑选型、热设计优化及量产导入，解决了电源系统核心瓶颈。

物联网终端低功耗硬件平台设计与量产落地

• 公司智能水表、环境监测节点因待机功耗高（15μA）、续航短（≤6个月），无法满足客户长续航需求。本人负责低功耗硬件平台重新设计，目标是降低待机功耗、延长续航至2年以上。
• 难点是多模块（MCU、无线芯片、传感器）协同功耗控制困难，传统定时唤醒导致无效功耗累积，且低功耗器件需平衡性能与成本。
• ① 选用STM32L552 MCU（静态功耗1.1μA），利用其内置PMU实现动态电压频率调整（DVFS）——根据任务负载自动切换CPU频率（2MHz~100MHz）；② 设计分层唤醒策略：传感器每小时采集、MCU每4小时处理、无线模块（CC2652）仅在上传数据时唤醒（占空比≤5%）；③ 用Keysight N6705B电源分析仪搭建测试平台，排查GPIO上拉电阻过大等漏电流问题（原漏电流5μA，优化后降至1μA）。
• ① 终端待机功耗降至4.8μA，连续工作时间延长至2.5年；② 支撑公司中标南方电网2022年智能水表集采，交付50万台，营收增加2200万元；③ 申请实用新型专利1项（“一种物联网终端低功耗电源管理系统”）。个人主导低功耗方案设计与量产，成为公司物联网产品核心硬件平台。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。