负责5G小基站数字中频与基带电路全生命周期设计，覆盖需求拆解、RTL实现、FPGA原型验证及量产导入，协同算法、射频团队完成系统联调，确保设计满足3GPP速率、时延及可靠性指标

• 主导5G小基站下行基带数字电路设计，基于Verilog HDL实现LDPC编码、速率匹配及信道映射核心模块，采用Xilinx Vivado完成RTL编码与综合；针对初始设计FPGA资源占用率超75%的问题，通过流水线级联重构与乘法器资源共享优化，将资源占用降至58%，满足原型验证约束，支撑算法团队完成3轮迭代优化
• 搭建基于Kintex UltraScale+ KU5P的FPGA原型验证平台，集成MATLAB/Simulink生成的测试向量；解决10Gbps SerDes接口误码率高问题——调整端接电阻至56Ω并开启TX预加重（6dB），误码率从1e-4降至1e-12，提前2周交付验证环境，助力算法团队快速收敛性能
• 协同射频团队完成数字预失真（DPD）算法硬件映射，将MATLAB浮点模型转换为24bit定点RTL代码；针对定点量化误差导致ACLR恶化3dB的问题，优化系数舍入策略与截断方式，最终ACLR达到-55dBc，满足3GPP R16规范要求
• 主导数字电路量产导入，基于Altera Cyclone V SoC平台完成原理图设计（Altium Designer）与PCB Layout评审；解决首单量产3%不良率问题——增加电源平面滤波电容（220nF替换100nF）并优化时钟缓冲器布局，将时钟抖动从150ps降至50ps，不良率降至0.1%，支撑产品年出货5万台

负责物联网网关数字控制电路设计与优化，聚焦MCU外围接口、低功耗管理及Zigbee协议栈硬件加速，保障网关在复杂环境下的稳定性与功耗表现

• 核心参与物联网网关STM32H743 MCU外围电路设计，负责UART、SPI、I2C接口时序优化；针对SPI接口速率不足（10Mbps）问题，调整时钟极性（CPOL=1）与相位（CPHA=0），并优化PCB走线阻抗至100Ω±10%，将速率提升至20Mbps，满足8路传感器并发采集需求
• 主导低功耗管理模块设计，基于TPS65982 PMIC实现动态电压调节（DVS）与休眠唤醒机制；编写Verilog控制逻辑关闭非必要外设时钟，将核心电压从1.2V降至1.0V，待机电流从50μA降至10μA，延长设备续航40%
• 负责Zigbee协议栈硬件加速，将CRC32校验与帧组装逻辑集成到Artix-7 FPGA；采用HDL实现硬件CRC引擎，相比软件处理速率从1Mbps提升至5Mbps，MCU负载率从30%降至10%，提升网关数据转发效率
• 解决量产网关晶振起振失败问题——通过示波器（Tektronix MSO58）排查发现晶振负载电容不匹配（原12pF改为15pF），配合调整PCB布局减少干扰，起振成功率从92%提升至99.5%

协助完成消费类电子产品数字电路设计与测试，涉及MCU控制、LED驱动及故障排查，积累数字电路全流程设计经验

• 协助设计智能音箱数字控制电路，采用STM32F407主控编写GPIO与PWM逻辑，实现LED呼吸灯与按键响应；解决按键抖动问题——添加RC滤波（1kΩ+100nF）与施密特触发器，误触率从5%降至0.1%，确保用户体验
• 参与智能手表电源管理测试，用逻辑分析仪（Saleae Logic 16）排查充电中断问题；发现BQ24773充电IC的EN引脚电压波动±0.3V，添加100nF去耦电容后波动降至±0.1V，测试通过率从96%提升至98%
• 负责LED驱动电路原型验证，搭建Arduino平台测试亮度均匀性；调整PWM占空比与串联电阻（1kΩ改为1.5kΩ），亮度偏差从15%降至5%，满足产品设计要求
• 协助排查智能插座通信异常，用万用表检测RS485总线终端电阻（原未接）——补接120Ω电阻后，通信误码率从1e-3降至1e-6，解决多设备联网冲突问题

5G小基站高功率密度电源系统研发与优化

• 随着5G小基站规模化部署，运营商对设备电源效率（≥95%@满载）、散热性能（≤65℃@满载）及体积（≤1U）提出严苛要求。本人作为硬件工程负责人，主导电源模块的全新设计与验证，目标是解决现有方案效率低、散热不足导致的设备可靠性下降问题。
• 难点在于传统LLC谐振拓扑在200W峰值功率场景下满载效率仅92%，且1U紧凑空间下被动散热无法满足温度要求，需平衡拓扑效率、器件选型与散热设计的矛盾。
• ① 对比移相全桥、LLC、开关电容三种拓扑的损耗模型，通过MATLAB仿真验证移相全桥+同步整流方案在200W负载下的效率优势；② 采用ANSYS Icepak搭建热仿真模型，优化散热片鳍片间距（从2mm调至1.5mm）、导热硅脂填充率（提升至80%），并选用导通电阻12mΩ的氮化镓（GaN）功率器件降低损耗；③ 协调PCB Layout团队采用10层板设计，将大电流路径与控制电路隔离，减少EMI同时提升散热能力。
• ① 电源模块满载效率提升至96.2%，达到运营商Tier1标准；② 体积较原方案减小18%（从1.2U压缩至1U），满足机架安装要求；③ 通过ETSI EN 300 019-2-3环境测试，支撑公司5G小基站在2023年中国移动集采中获得20%份额，带动营收增长3500万元。个人主导拓扑选型、热设计优化及量产导入，解决了电源系统核心瓶颈。

物联网终端低功耗硬件平台设计与量产落地

• 公司智能水表、环境监测节点因待机功耗高（15μA）、续航短（≤6个月），无法满足客户长续航需求。本人负责低功耗硬件平台重新设计，目标是降低待机功耗、延长续航至2年以上。
• 难点是多模块（MCU、无线芯片、传感器）协同功耗控制困难，传统定时唤醒导致无效功耗累积，且低功耗器件需平衡性能与成本。
• ① 选用STM32L552 MCU（静态功耗1.1μA），利用其内置PMU实现动态电压频率调整（DVFS）——根据任务负载自动切换CPU频率（2MHz~100MHz）；② 设计分层唤醒策略：传感器每小时采集、MCU每4小时处理、无线模块（CC2652）仅在上传数据时唤醒（占空比≤5%）；③ 用Keysight N6705B电源分析仪搭建测试平台，排查GPIO上拉电阻过大等漏电流问题（原漏电流5μA，优化后降至1μA）。
• ① 终端待机功耗降至4.8μA，连续工作时间延长至2.5年；② 支撑公司中标南方电网2022年智能水表集采，交付50万台，营收增加2200万元；③ 申请实用新型专利1项（“一种物联网终端低功耗电源管理系统”）。个人主导低功耗方案设计与量产，成为公司物联网产品核心硬件平台。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。