负责5G通信设备（小基站/AAU）10-12层高速PCB全流程设计，主导信号完整性（SI）/电源完整性（PI）/电磁兼容（EMC）优化，协同硬件研发、结构、生产团队完成设计落地，支撑产品从原型验证到量产的全周期技术迭代。

• 主导某型号5G小基站12层PCB设计（板厚3.2mm，层数10/10/10/10/10/10/10/10/10/10，介质厚度1.2mil，阻抗控制±5%），基于Cadence Allegro 2024完成布局：将BBU处理芯片（28nm工艺，16核ARM）与25G SerDes光模块按信号流向分区，减少跨分割；布线阶段针对28Gbps差分对（共8组）应用HyperLynx SI仿真，调整线间距至4W（原3W）并增加地屏蔽层，解决高速信号串扰问题，最终眼图测试张开度从120mV提升至180mV，满足协议要求。
• 牵头EMC优化：针对客户反馈的RE（辐射发射）测试中1GHz-3GHz频段超标问题，通过FloTHERM热仿真与HFSS电磁场耦合分析，发现电源平面分割不合理导致地弹噪声耦合；优化方案为合并部分电源层、增加32个接地过孔阵列（间距≤λ/20，λ=15cm），并在外壳对应位置增加导电泡棉屏蔽，RE测试超标点从9个降至2个，一次性通过率提升至95%。
• 推动DFM/DFA落地：梳理生产痛点（如BGA区域过孔密度过高导致焊盘拉脱），制定《5G PCB设计规范V2.0》，明确BGA下方过孔间距≥12mil、激光盲孔深径比≤1:1.2；协同生产部调试钢网开口（调整0402电阻钢网开窗至75%面积比），使SMT贴装良率从88%提升至96%，单批次试产周期缩短3天。
• 培养初级工程师2名：通过「高速信号仿真实战」「多层板叠层设计」专项培训，输出《差分线阻抗计算手册》《EMC常见问题排查指南》，团队整体Layout效率提升20%。

负责工业物联网网关（支持5G+Wi-Fi6+LoRa）6-8层PCB设计，聚焦DDR4/PCIe3.0高速信号完整性、电源模块散热及结构适配，支撑产品从原理图到试产的技术衔接。

• 独立完成首版8层工业网关PCB设计（尺寸180mm×120mm，层叠为SIG/GND/POWER/SIG/GND/POWER/SIG/GND），处理关键信号：DDR4-2400（16位宽，速率2133Mbps）采用T型拓扑+等长控制（误差≤5mil），仿真显示串扰噪声≤300mV（目标≤500mV）；PCIe3.0 x4信号线间距6mil，端接电阻匹配100Ω差分阻抗，实测眼图模板余量≥30%，满足高速传输需求。
• 解决电源模块散热难题：电源芯片（5V/10A）采用多相PWM架构，初期热仿真（FloTHERM）显示结温达98℃（阈值≤105℃）；优化方案为在芯片正下方铺铜并增加8个φ1.2mm过孔（导热系数120W/m·K），同时在PCB背面贴附石墨片，结温降至82℃，满负载运行48小时无降频。
• 主导试产问题闭环：首批50片样板出现3例BGA虚焊、2例电容极性反贴；分析原因为钢网开口过小（0402电容开口仅60%面积）、BGA区域助焊膏厚度不足（≤0.1mm）；协调生产调整钢网开口至75%、增加钢网底部真空吸附，后续批次不良率降至0.5%，支持产品顺利进入量产阶段。
• 建立高速信号检查清单：涵盖差分线等长、阻抗连续、过孔 stub 控制（≤5mil）等12项关键指标，应用于3款后续项目，设计返工率从15%降至5%。

协助完成消费电子类（TWS耳机/智能手表）4-6层PCB布局布线，执行DFM检查及原理图核对，保障设计文件符合生产要求。

• 参与智能手表PCB设计（1.3英寸AMOLED屏，蓝牙5.2），负责底层布局：将主控芯片（nRF52840）、电池管理IC（BQ25100）、射频前端（QCC3026）按功能分区，减少数字/模拟信号交叉干扰；手动布设2.4GHz天线匹配电路（L型匹配网络），实测蓝牙连接距离从8米提升至12米（空旷环境）。
• 优化DFM可制造性：核对Gerber文件时发现12处问题——如0201电阻焊盘间距仅0.2mm（工厂最小0.3mm）、过孔与焊盘间距不足（≤0.1mm）；输出《Layout DFM检查表》并修正，使首版打样一次性通过率从70%提升至90%，缩短试产周期2天。
• 支持小批量生产调试：针对耳机充电仓PCB出现的「按键触发不灵敏」问题，排查发现FPC连接器（0.3mm间距）压合偏移（≤0.1mm）；协同结构部调整连接器定位柱高度（增加0.2mm），问题不良率从18%降至3%，保障订单交付。

5G NR 2.6GHz小基站高密低耗PCB设计与量产导入

• 项目背景：公司为抢占5G小基站市场份额，需开发一款尺寸≤150mm×100mm、支持4T4R MIMO的小基站产品，核心挑战是在有限空间内实现高密器件布局、高效散热及严格EMC合规。我的总体职责是主导PCB从架构设计到量产的全流程，确保性能、可靠性与可制造性协同。
• 关键难题与技术：1）高密场景下（器件密度达1200个/cm²）的电源完整性（PI）与信号完整性（SI）冲突——多电源轨（1.0V/1.8V/3.3V）的纹波抑制与高速差分线（25Gbps）的阻抗一致性难以兼顾；2）多层板（10层）层叠设计需平衡散热（功放模块功耗≥25W）与EMC屏蔽需求；3）盲埋孔（如L1-L6盲孔、L5-L8埋孔）的加工良率控制。
• 核心行动与创新：1）基于Altium Designer的“电源域分区+信号分组”策略，将电源平面拆分为3个独立子平面，采用0.1mm间距的微带线匹配阻抗（±5Ω以内），同时通过Ansys Icepak仿真优化功放下方铜皮的网格状散热结构；2）创新采用“交替层叠地平面”设计——在高速信号层两侧布置完整地平面，降低串扰（S参数≤-40dB@10GHz）；3）联合PCB厂商定制“激光盲孔+填铜”工艺，将盲孔良率从82%提升至96%。
• 量化成果：1）PCB尺寸最终定格于142mm×95mm，较初始方案缩小20%，满足小型化需求；2）电源纹波从80mV降至25mV，SI眼图张开度≥0.8UI（符合IEEE 802.11ax标准）；3）EMC辐射发射（RE）测试一次通过率从70%提升至95%，量产良率达92%以上；4）该设计支撑产品成为公司年度爆款，累计出货12万台，贡献营收1.8亿元。

工业级物联网网关PCB可靠性提升与成本优化

• 项目背景：公司主力工业物联网网关（用于智能工厂设备联网）在客户端出现“焊点开裂”“高温下信号丢包”等问题，退货率达5%，需从PCB层面解决可靠性与稳定性问题。我的角色是负责失效分析、方案设计及量产验证，目标是降低故障率至1%以下，同时压缩成本10%。
• 关键难题与技术：1）焊盘与BGA芯片（如STM32H743）的热膨胀系数（CTE）不匹配——PCB（FR4，CTE=17ppm/℃）与芯片（CTE=12ppm/℃）在温循（-40℃~85℃）下导致焊点疲劳开裂；2）高频信号（如RS485、CAN）受电源噪声干扰，丢包率高达3%；3）原有PCB材料（普通FR4）成本占比高（约15%），需替换为高性价比替代料。
• 核心行动与决策：1）通过Ansys Mechanical仿真焊点应力分布，将BGA焊盘从“圆形”改为“椭圆”（长轴/短轴=1.2），并调整钢网开口率（从85%降至75%），降低热应力集中；2）采用“差分对+地平面屏蔽”方案——在RS485差分线两侧布置连续地平面，间距控制在0.15mm，将串扰降至-35dB以下；3）对比测试FR408HR、IT180A等材料，最终选用FR408HR（CTE=14ppm/℃，成本较原材低8%），优化层叠结构（减少1层半固化片）进一步降本。
• 量化成果：1）焊点开裂率从8%降至0.3%，温循测试（500循环）通过率100%；2）信号丢包率降至0.1%以下，满足工业级可靠性标准（IEC 61000-4-2）；3）PCB单台成本从45元降至38元，年节省成本约600万元；4）改进后的网关成为公司工业物联网板块的“可靠性标杆”，客户满意度从82%提升至94%。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。