负责工业物联网基站主板的PCB Layout全流程设计，覆盖需求分析、SI/PI仿真协同、Layout实现至量产验证，聚焦信号完整性、电源完整性及EMC合规性落地，支撑基站设备的高可靠运行与认证通过

• 主导4G/5G工业物联网基站主板（4层~6层）的Layout设计，基于Altium Designer 23平台，结合SI理论完成USB3.0（90Ω差分阻抗）、PCIe 3.0（100Ω差分阻抗）走线的阻抗控制，通过调整线宽（从8mil缩至7mil）、间距（从4mil扩至5mil）及下方地平面完整性，解决高速信号串扰问题——原眼图模板裕度仅25%，优化后提升至65%，一次性通过Keysight SI仿真验证
• 重点优化基站射频模块（2.4G Wi-Fi+蓝牙Combo）的Layout布局，基于HFSS仿真调整天线匹配电路（将L型匹配网络改为π型，加入10pF瓷片电容），使天线插入损耗从-3.5dB降至-1.7dB；同时采用微带线+接地屏蔽罩设计，将射频前端与数字电路的隔离度从12dB提升至29dB，满足FCC Part 15C及CE-RED认证的EMC要求
• 协同硬件研发团队解决DC-DC电源模块的热设计痛点，通过增加电源芯片下方铜皮面积（从700mm²扩展至1400mm²）、优化过孔阵列密度（从8个/in²提升至22个/in²），结合ANSYS Icepak仿真验证，将电源芯片结温从88℃降至58℃，确保基站设备在55℃高温环境下连续运行72小时无降频
• 推动Layout设计标准化，梳理工业物联网基站高频/电源/射频模块的核心规则，建立包含“差分对间距≤3W”“电源平面叠层优先选择信号层邻近平面”“射频走线下方保留完整地平面”等15项规则的《基站PCB Layout规范库》，后续项目Layout设计周期缩短22%（从6.2周降至4.8周），重复返工率下降38%

负责消费级物联网设备（智能网关、低功耗传感器节点）的PCB Layout设计，平衡成本控制、量产良率与信号/电源性能，推动设计标准化以降低后续项目重复投入

• 主导86型智能物联网网关（2层~4层）的Layout设计，基于Cadence Allegro 17.4平台采用“核心器件居中+高速走线分层”策略，将网口变压器与RJ45连接器间距从18mm缩短至9mm，减少高频信号传输损耗——原插入损耗为-1.8dB，优化后降至-0.7dB；同时将4层板简化为2层板，单块PCB成本降低15元，年节约成本超20万元
• 优化低功耗蓝牙传感器节点的电池仓设计，结合ANSYS Icepak仿真调整电池引脚走线（采用0.5mm宽traces，电阻从0.6Ω降至0.18Ω），并在电池负极附近增加覆铜面积（从120mm²扩至250mm²），使传感器待机电流从1.5μA降至0.7μA，续航时间从16个月延长至26个月，提升终端用户体验
• 协同PCB代工厂解决量产中的过孔塞孔不良问题，原不良率达18%，通过优化沉铜工艺参数（将化学镍金时间从7分钟延长至11分钟）、调整塞孔树脂粘度（从250cps提升至320cps），不良率降至2.5%以内，量产良率提升15%，支撑订单交付率从85%升至98%
• 搭建消费级设备Layout元件库，包含常用电阻/电容/电感的0402/0603/0805封装及BOM匹配表，新器件Layout适配时间从2.5天缩短至1.2天，设计效率提升52%

协助资深工程师完成工业控制板、传感器模块的Layout设计，学习SI/PI基础理论与Layout工具操作，负责简单模块布局、布线及DRC检查，支撑量产问题定位与解决

• 协助完成PLC工业控制板（4层）的Layout设计，负责数字IO模块的走线——采用双绞线+地平面隔离方式，减少数字噪声对模拟量采集的干扰，模拟信号信噪比从38dB提升至56dB；同时完成DRC检查，发现并修正15处线间距不足（<4mil）问题，确保符合IPC-2221 Class B标准
• 优化工业控制板的CPU电源走线，将原本集中式供电改为星型供电，分开CPU内核电源与外设I/O电源走线，减少电源耦合噪声——原电源纹波为45mV，优化后降至22mV，首次通过SI仿真验证，避免后续样机调试中的信号异常
• 整理常用元件Layout封装库，包含电阻/电容/电感的0603封装及常用接口（RS485、CAN）的标准化走线模板，元件调用时间从12分钟/个缩短至7分钟/个，提升团队设计效率
• 协助解决生产中的短路问题，原不良率为6%，通过检查PCB Gerber文件发现相邻过孔间距过小（0.18mm），将间距扩大至0.3mm后，短路不良率降至0.8%以内，减少批量报废损失约8万元

5G小基站高密高速PCB设计及量产爬坡项目

• 项目背景：随着5G小基站规模化部署需求激增，公司承接三大运营商定制化小基站项目，但现有PCB方案存在高频信号完整性差、散热不足及量产良率低（初始仅85%）的问题，无法满足客户对“-40℃~85℃工业级环境稳定运行”及“单站月产能5000台”的要求。我的核心职责是主导PCB设计全流程，统筹射频、数字团队完成DFM/DFT优化，对接工艺部解决量产瓶颈。
• 关键难题：① 高频板（罗杰斯RO4350B，10层板）层叠设计不合理，导致28GHz频段差分对阻抗波动超±10%，插入损耗较设计值高0.5dB；② 主芯片（高通QCS410，BGA封装，球间距0.8mm）高密布局下，散热通道受阻，核心区域温度超90℃（阈值85℃）；③ 量产时因钢网开口偏差及压合参数不稳定，导致盲埋孔堵塞率达12%，良率无法提升。
• 核心行动：① 用ADS仿真平台迭代层叠结构，将L6-L7层调整为“信号层+接地层”紧耦合设计，优化介质厚度至0.1mm、铜厚至1oz，将差分对阻抗波动控制在±5%内，插入损耗降低至1.2dB（符合3GPP要求）；② 采用Altium Designer 3D布局+扇出盲埋孔方案，将BGA出线层集中在L2-L3层，同时在芯片下方设计“十字形散热过孔阵列”（孔径0.3mm，间距0.5mm），配合背面铜散热层（厚度35μm），将核心温度降至78℃；③ 联合工艺部用Keysight EMX分析串扰源，将相邻高速走线间距从4mil扩大至5mil，同时规范钢网开口尺寸（误差≤±0.02mm），调整压合温度曲线（升温速率从3℃/s降至2℃/s），彻底解决盲埋孔堵塞问题。
• 项目成果：PCB设计一次性通过运营商射频性能测试，量产良率提升至99.2%，支撑公司完成10万台5G小基站交付，客户满意度评分从7.5分提升至9.2分；主导编制的《5G小基站PCB DFM指南》被纳入公司硬件设计标准库，成为后续同类项目的核心参考。

物联网网关多协议兼容PCB设计及可靠性提升项目

• 项目背景：公司为切入工业物联网市场，推出兼容WiFi6、蓝牙5.3、Zigbee3.0及LTE-M的多协议网关产品，但原型机存在多协议信号干扰（WiFi6与蓝牙隔离度仅15dB，远低于要求的25dB）、工业级温漂导致故障率高（MTBF仅5万小时）的问题。我的职责是负责PCB布局布线及可靠性设计，对接测试团队定位问题，推动方案落地。
• 关键难题：① 多协议天线共存导致空间干扰，WiFi6（2.4GHz/5GHz）与蓝牙（2.4GHz）的天线净空区不足，隔离度不达标；② 被动元件温漂（部分电阻温漂±2%、电容±3%）导致电压基准电路参数偏移，传感器数据误差超10%；③ 工业级环境下（-40℃冷启动），电源模块纹波增大至80mV（要求≤50mV），影响系统稳定性。
• 核心行动：① 用HFSS仿真天线布局，将蓝牙天线从网关正面移至侧面，增加“L型接地屏蔽罩”（厚度0.2mm），并将两者间距从10mm扩大至15mm，隔离度提升至28dB；② 选用温漂≤±1%的工业级被动元件（如国巨RC系列电阻、村田GRM系列电容），用ANSYS Icepak做热仿真，优化PCB背面铜散热层（厚度70μm）及器件布局，将关键器件（如MCU）温度降低12℃；③ 针对温漂敏感的电压基准电路，设计“温度补偿电阻网络”（采用负温度系数电阻与正温度系数电阻串联），将基准电压偏移量从±50mV降至±10mV，同时调整电源模块电感参数（从4.7μH增至6.8μH），将纹波降低至40mV。
• 项目成果：产品通过工业级可靠性测试（MTBF≥10万小时），多协议信号无干扰，成功进入3家工业客户供应链，累计出货量5万台；提出的《多协议物联网设备PCB布局及被动元件选型规范》被写入公司硬件设计手册，成为后续物联网产品的必查标准。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。