负责5G小基站射频PCB全流程Layout设计，涵盖原理图核对、多层板叠层规划、高速/射频信号完整性优化及生产级Gerber交付，工作边界为从需求输入到量产导入的端到端设计落地

• 主导某款5G NR 2.6GHz小基站AAU射频板的Layout设计，基于Altium Designer 23完成4层板叠层架构（L1-Sig/RFCM、L2-GND Plane、L3-Sig/PWR、L4-Power Plane），针对25Gbps CPRI高速差分信号实施100Ω±10%阻抗控制，通过HyperLynx SI仿真定位过孔Stub导致的-8dB反射问题，优化Stub长度至≤0.1mm并将反射系数降至-20dB，最终Gerber一次通过率98%，量产良率较前代提升12%
• 核心参与多频段合路器PCB的EMC整改，针对3.5GHz Wi-Fi 6E与2.4GHz LTE的邻频干扰，采用“分层Ground源端隔离+边缘磁珠滤波”方案，用CST Microwave Studio仿真辐射杂散（30MHz-1GHz）从-36dBm/Hz优化至-42dBm/Hz，顺利通过FCC Part 15C认证
• 推动射频Layout的可制造性设计（DFM）落地，识别原设计中0402电阻焊盘间距0.18mm（工厂最小要求0.2mm）的问题，协同原理图工程师调整封装库，并将BGA扇出从2层过孔升级为3层盲埋孔，焊接不良率从5%降至1.2%
• 对接PCB工厂制定加工规范（沉铜厚度≥25μm、表面处理ENIG），解决试产中层压偏移（≤0.1mm）问题——通过调整叠层对称度从85%提升至92%，将量产周期缩短7天

负责消费类电子（TWS耳机、老年机）PCB Layout，涵盖双面板/四层板设计、原理图核对及生产支持，工作边界为协助资深工程师完成基础设计任务与问题排查

• 独立完成TWS充电仓主控板（STM32L0系列）双面板Layout，用Cadence Allegro 17.4设计叠层（L1-Sig、L2-GND、L3-Pwr、L4-Sig），针对I2C总线（100kHz）做走线长度匹配（误差≤50mil），解决时钟信号抖动问题（从150ps降至50ps），量产良率达95%
• 参与蓝牙模块PCB的RF优化，针对2.4GHz ISM频段串扰，采用“地平面切割+过孔屏蔽”方案，用ADS仿真S21参数从-10dB优化至-18dB，助力产品通过CE-RED认证
• 主导DFM检查与流程沉淀，识别原设计中USB接口焊盘与Via间距0.1mm（工厂要求0.15mm）的问题，修改后焊接不良率从8%降至2%；同时整理《TWS产品DFM指南》，收录12条高频问题，团队设计错误率降低15%
• 协助资深工程师完成老年机主板四层板Layout，负责TPS5430电源模块走线——优化大电流路径（铜厚2oz、宽度≥2mm），解决芯片热设计问题（温度从75℃降至55℃）

协助资深工程师完成PCB设计辅助工作，包括原理图核对、叠层计算、DFM检查及文档管理，工作边界为基础设计支持与跨团队协作

• 协助完成工业级4G LTE Modem的PCB叠层设计，用Polar Si9000计算50Ω单端/100Ω差分阻抗，调整层厚（L1-L2介质层0.1mm）满足阻抗要求，仿真验证通过率100%
• 负责原理图与Layout交叉核对，发现3处电源引脚与走线不匹配问题（如VCC_3V3引脚未连接走线），提前规避量产短路风险
• 搭建《常见DFM问题库》，收录工厂反馈的20条高频问题（如焊盘尺寸、Via间距），团队后续设计错误率降低15%
• 协同完成Gerber文件输出与检查，用CAM350核对层间对齐（误差≤1mil），首板制作成功率从85%提升至95%

5G小基站高密高速PCB设计及量产爬坡项目

• 项目背景：随着5G小基站规模化部署需求激增，公司承接三大运营商定制化小基站项目，但现有PCB方案存在高频信号完整性差、散热不足及量产良率低（初始仅85%）的问题，无法满足客户对“-40℃~85℃工业级环境稳定运行”及“单站月产能5000台”的要求。我的核心职责是主导PCB设计全流程，统筹射频、数字团队完成DFM/DFT优化，对接工艺部解决量产瓶颈。
• 关键难题：① 高频板（罗杰斯RO4350B，10层板）层叠设计不合理，导致28GHz频段差分对阻抗波动超±10%，插入损耗较设计值高0.5dB；② 主芯片（高通QCS410，BGA封装，球间距0.8mm）高密布局下，散热通道受阻，核心区域温度超90℃（阈值85℃）；③ 量产时因钢网开口偏差及压合参数不稳定，导致盲埋孔堵塞率达12%，良率无法提升。
• 核心行动：① 用ADS仿真平台迭代层叠结构，将L6-L7层调整为“信号层+接地层”紧耦合设计，优化介质厚度至0.1mm、铜厚至1oz，将差分对阻抗波动控制在±5%内，插入损耗降低至1.2dB（符合3GPP要求）；② 采用Altium Designer 3D布局+扇出盲埋孔方案，将BGA出线层集中在L2-L3层，同时在芯片下方设计“十字形散热过孔阵列”（孔径0.3mm，间距0.5mm），配合背面铜散热层（厚度35μm），将核心温度降至78℃；③ 联合工艺部用Keysight EMX分析串扰源，将相邻高速走线间距从4mil扩大至5mil，同时规范钢网开口尺寸（误差≤±0.02mm），调整压合温度曲线（升温速率从3℃/s降至2℃/s），彻底解决盲埋孔堵塞问题。
• 项目成果：PCB设计一次性通过运营商射频性能测试，量产良率提升至99.2%，支撑公司完成10万台5G小基站交付，客户满意度评分从7.5分提升至9.2分；主导编制的《5G小基站PCB DFM指南》被纳入公司硬件设计标准库，成为后续同类项目的核心参考。

物联网网关多协议兼容PCB设计及可靠性提升项目

• 项目背景：公司为切入工业物联网市场，推出兼容WiFi6、蓝牙5.3、Zigbee3.0及LTE-M的多协议网关产品，但原型机存在多协议信号干扰（WiFi6与蓝牙隔离度仅15dB，远低于要求的25dB）、工业级温漂导致故障率高（MTBF仅5万小时）的问题。我的职责是负责PCB布局布线及可靠性设计，对接测试团队定位问题，推动方案落地。
• 关键难题：① 多协议天线共存导致空间干扰，WiFi6（2.4GHz/5GHz）与蓝牙（2.4GHz）的天线净空区不足，隔离度不达标；② 被动元件温漂（部分电阻温漂±2%、电容±3%）导致电压基准电路参数偏移，传感器数据误差超10%；③ 工业级环境下（-40℃冷启动），电源模块纹波增大至80mV（要求≤50mV），影响系统稳定性。
• 核心行动：① 用HFSS仿真天线布局，将蓝牙天线从网关正面移至侧面，增加“L型接地屏蔽罩”（厚度0.2mm），并将两者间距从10mm扩大至15mm，隔离度提升至28dB；② 选用温漂≤±1%的工业级被动元件（如国巨RC系列电阻、村田GRM系列电容），用ANSYS Icepak做热仿真，优化PCB背面铜散热层（厚度70μm）及器件布局，将关键器件（如MCU）温度降低12℃；③ 针对温漂敏感的电压基准电路，设计“温度补偿电阻网络”（采用负温度系数电阻与正温度系数电阻串联），将基准电压偏移量从±50mV降至±10mV，同时调整电源模块电感参数（从4.7μH增至6.8μH），将纹波降低至40mV。
• 项目成果：产品通过工业级可靠性测试（MTBF≥10万小时），多协议信号无干扰，成功进入3家工业客户供应链，累计出货量5万台；提出的《多协议物联网设备PCB布局及被动元件选型规范》被写入公司硬件设计手册，成为后续物联网产品的必查标准。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。