负责5G小基站射频前端与基带板的PCB全流程设计，涵盖信号完整性（SI）分析、高速链路布局布线、DFM/DFA合规性验证及量产问题闭环，支撑产品从原型到量产的转化

• 主导3款5G小基站射频板（最高带宽10Gbps，载频3.5GHz）的Layout设计，基于HyperLynx SI/PI仿真优化100Base-T1以太网、JESD204B时钟等高速差分对的100Ω±10%阻抗控制与串扰抑制，将链路插损从-8dB降至-5.5dB以满足误码率<1e-12要求；同步通过ANSYS Icepak热仿真调整电源模块与PA布局间距，使板温均匀性提升20%，避免局部过热导致的性能漂移
• 核心参与高通SDX55平台基带处理板（支持4T4R MIMO）的叠层与高速信号路由，针对DDR4内存总线（2400Mbps）设计“地平面隔离+等长约束（误差<5mil）”方案，解决高速信号反射问题，使内存读写速率稳定在2100Mbps以上，支撑基带单元高吞吐量数据处理
• 负责量产阶段DFM/DFA优化，针对试产中“BGA扇出过密导致焊盘桥接”问题，用Cadence Valor NPI工具将BGA下过孔从4层扩展至6层并缩小焊盘尺寸（0.3mm→0.25mm），使贴装良率从85%提升至98%；同时梳理《5G PCB Layout DFM规范》，覆盖12类常见制造缺陷预防措施，成为团队设计标准
• 排查2款量产板信号异常：定位GPS接收灵敏度下降（-160dBm→-150dBm）为射频线与电源走线耦合干扰，增加35μm铜箔屏蔽层并扩大间距至20mil，恢复灵敏度；优化时钟树分支长度与端接电阻匹配，将时钟抖动从100ps降至30ps，解决基带板时钟不稳定问题

负责物联网网关与无线模块的PCB设计，聚焦低功耗场景下的信号完整性、电源完整性与小型化布局，支撑产品低成本量产与长续航需求

• 主导4款多模物联网网关（NB-IoT/LoRa/Zigbee）PCB设计，用Altium Designer完成4层板叠层（电源层分割3路独立LDO），优化低速率（UART/SPI）与高速（USB 2.0）信号隔离，将电源纹波从50mV降至20mV，满足各模块低噪声供电要求
• 针对网关电源管理模块（5V输入，3.3V/1.8V/1.2V输出），用PowerSI仿真电源平面阻抗（<10mΩ@100MHz），将去耦电容布局从均匀分布改为“星型拓扑”靠近芯片引脚，使负载瞬态响应时间从50ns缩短至20ns，支撑CPU高频率运算
• 通过优化元件布局（板边放置晶振、合并0602→0402封装电容），将网关板尺寸从100mm×80mm缩小至80mm×60mm，保持性能不变的同时降低PCB成本15%
• 参与制定《物联网模块PCB低功耗设计指南》，总结“电源路径最短化”“高频元件靠近源端”等8项原则，应用于后续3款模块设计，使待机电流从15mA降至8mA，续航延长40%

协助完成无线路由器与智能家居设备的PCB布局布线，学习信号完整性基础与DFM规范，支撑产品原型验证与小批量试产

• 协助设计2款Wi-Fi 5无线路由器PCB，负责Ethernet、USB等低速信号布线与元件布局，遵循“时钟远离敏感信号”“高速线下方铺地”原则，使原型机Wi-Fi吞吐量达867Mbps（理论值90%），满足初期测试要求
• 学习应用DFM规范，检查原型板焊盘尺寸、过孔间距，修正“BGA焊盘与过孔间距不足”“丝印覆盖焊盘”等12处问题，使试产良率从75%提升至88%，为量产奠定基础
• 排查路由器“USB接口不稳定”问题，通过万用表与原理图核对，发现USB差分对阻抗不匹配（120Ω→100Ω），调整端接电阻（49.9Ω→33Ω）并缩短差分线长度（150mil→100mil），解决传输中断问题
• 整理《初级PCB Layout常见问题汇总》，包含20类入门错误及解决方法，分享给新人缩短上手时间约2周

5G NR 2.6GHz小基站高密低耗PCB设计与量产导入

• 项目背景：公司为抢占5G小基站市场份额，需开发一款尺寸≤150mm×100mm、支持4T4R MIMO的小基站产品，核心挑战是在有限空间内实现高密器件布局、高效散热及严格EMC合规。我的总体职责是主导PCB从架构设计到量产的全流程，确保性能、可靠性与可制造性协同。
• 关键难题与技术：1）高密场景下（器件密度达1200个/cm²）的电源完整性（PI）与信号完整性（SI）冲突——多电源轨（1.0V/1.8V/3.3V）的纹波抑制与高速差分线（25Gbps）的阻抗一致性难以兼顾；2）多层板（10层）层叠设计需平衡散热（功放模块功耗≥25W）与EMC屏蔽需求；3）盲埋孔（如L1-L6盲孔、L5-L8埋孔）的加工良率控制。
• 核心行动与创新：1）基于Altium Designer的“电源域分区+信号分组”策略，将电源平面拆分为3个独立子平面，采用0.1mm间距的微带线匹配阻抗（±5Ω以内），同时通过Ansys Icepak仿真优化功放下方铜皮的网格状散热结构；2）创新采用“交替层叠地平面”设计——在高速信号层两侧布置完整地平面，降低串扰（S参数≤-40dB@10GHz）；3）联合PCB厂商定制“激光盲孔+填铜”工艺，将盲孔良率从82%提升至96%。
• 量化成果：1）PCB尺寸最终定格于142mm×95mm，较初始方案缩小20%，满足小型化需求；2）电源纹波从80mV降至25mV，SI眼图张开度≥0.8UI（符合IEEE 802.11ax标准）；3）EMC辐射发射（RE）测试一次通过率从70%提升至95%，量产良率达92%以上；4）该设计支撑产品成为公司年度爆款，累计出货12万台，贡献营收1.8亿元。

工业级物联网网关PCB可靠性提升与成本优化

• 项目背景：公司主力工业物联网网关（用于智能工厂设备联网）在客户端出现“焊点开裂”“高温下信号丢包”等问题，退货率达5%，需从PCB层面解决可靠性与稳定性问题。我的角色是负责失效分析、方案设计及量产验证，目标是降低故障率至1%以下，同时压缩成本10%。
• 关键难题与技术：1）焊盘与BGA芯片（如STM32H743）的热膨胀系数（CTE）不匹配——PCB（FR4，CTE=17ppm/℃）与芯片（CTE=12ppm/℃）在温循（-40℃~85℃）下导致焊点疲劳开裂；2）高频信号（如RS485、CAN）受电源噪声干扰，丢包率高达3%；3）原有PCB材料（普通FR4）成本占比高（约15%），需替换为高性价比替代料。
• 核心行动与决策：1）通过Ansys Mechanical仿真焊点应力分布，将BGA焊盘从“圆形”改为“椭圆”（长轴/短轴=1.2），并调整钢网开口率（从85%降至75%），降低热应力集中；2）采用“差分对+地平面屏蔽”方案——在RS485差分线两侧布置连续地平面，间距控制在0.15mm，将串扰降至-35dB以下；3）对比测试FR408HR、IT180A等材料，最终选用FR408HR（CTE=14ppm/℃，成本较原材低8%），优化层叠结构（减少1层半固化片）进一步降本。
• 量化成果：1）焊点开裂率从8%降至0.3%，温循测试（500循环）通过率100%；2）信号丢包率降至0.1%以下，满足工业级可靠性标准（IEC 61000-4-2）；3）PCB单台成本从45元降至38元，年节省成本约600万元；4）改进后的网关成为公司工业物联网板块的“可靠性标杆”，客户满意度从82%提升至94%。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。