主导5G小基站主控板及射频板的Layout设计全流程，负责从原理图评审到Gerber输出的生产对接，聚焦SI/PI性能优化与EMC合规性保障。

• 主导某型号5G小基站主控板（10层，6.25Gbps高速差分对）Layout设计，基于Altium Designer完成4组信号层-地层-电源层交替叠层设计（阻抗控制100Ω±10%），针对10Gbps SerDes链路应用HyperLynx SI仿真，识别3处高速串扰风险点并调整线间距至4W（原3W），最终眼图张开度从70mV提升至85mV，满足IEEE 802.3bj协议要求。
• 负责射频前端板（4层，3.5GHz频段）阻抗控制与EMC优化，通过ADS仿真微带线阻抗匹配，将接地过孔间距从0.3mm缩小至0.2mm并增加屏蔽罩开槽设计，测试显示杂散辐射从-15dBc降至-27dBc，助力产品一次性通过CE认证。
• 牵头解决量产阶段主控板3.3V电源平面1GHz频点谐振问题，利用SIwave分析发现原阻抗峰值25Ω，新增4组0402封装100nF去耦电容并优化布局（间距≤1mm），电源纹波从80mV降至35mV，量产良率从92%提升至97%。
• 构建公司5G PCB设计规范库，沉淀高速差分对间距（≥3W）、射频线宽公差（±5mil）、地过孔密度（每100mm²≥4个）等20项关键规则，后续项目设计周期缩短15%，新人培养周期减少20天。

核心参与4G基站传输板及物联网网关板Layout设计，协同硬件团队解决SI/PI问题，支撑产品从研发到量产转化。

• 参与某4G传输板（8层，1Gbps以太网）Layout设计，使用Cadence Allegro完成差分对等长控制（误差≤5mil），针对网口PHY芯片共模噪声问题，调整端接电阻位置并增加地平面隔离带（宽度≥20mil），误码率从1e-10降至1e-12，通过运营商入库测试。
• 优化物联网网关板（6层，Wi-Fi 5+蓝牙双模）射频/数字分区布局，将射频功放与数字IC间距从5mm扩大至10mm，增加磁珠隔离电源路径，EMI测试中辐射骚扰强度从3dB超标降至-7dB，顺利通过FCC Part 15认证。
• 建立电源模块设计复用模板，整理LM2596、TPS5430等常用电源芯片的标准Layout规则（含过孔数量8个、散热焊盘网格连接方式），同类设计效率提升25%，减少重复劳动耗时。

协助完成消费类电子PCB Layout设计，参与原理图评审与DFM检查，夯实高频电路设计基础。

• 协助完成智能音箱主板（4层，蓝牙5.0）Layout设计，使用KiCad完成走线与丝印标注，跟随导师优化蓝牙天线匹配电路布局（缩短馈线长度15%），接收灵敏度从-85dBm提升至-90dBm，满足产品性能指标。
• 执行DFM检查，通过CAM350验证Gerber文件与PCB厂工艺匹配度，发现并修正2处线宽不足（7mil→8mil）及1处过孔间距违规（0.3mm→0.4mm），避免打样返工，节省成本约1.2万元。
• 参与3款智能家居设备Layout支持，累计完成12层叠层计算、500+网络表导入检查，协助团队按时交付6个项目，项目准时交付率从85%提升至95%。

5G NR 700MHz小基站AAU高密集成PCB设计与可靠性验证项目

• 运营商5G 700MHz小基站AAU（有源天线单元）量产项目中，需解决“高集成度（1200个/cm²元件密度）与射频性能、散热及量产可靠性”的矛盾，目标是设计满足3GPP标准的AAU PCB，支持批量交付。我的核心职责是主导PCB设计全流程，从需求分析、层叠定义到样品验证及量产导入。
• 项目难点在于：AAU集成了16通道射频收发模块、FPGA数字处理单元及电源管理芯片，传统布线导致射频链路损耗预估超1.8dB（目标≤1.5dB）；同时PA（功率放大器）结温因散热不足达108℃（超过105℃上限），无法满足工业级可靠性要求。
• 针对射频性能问题，我采用“射频-数字-电源”三分层叠设计（12层板，L1/L6/L11分别为射频微带线层、数字信号层、电源接地层，接地层厚度增至35μm），射频走线全程加铜箔屏蔽罩隔离，结合HFSS仿真优化阻抗连续性，将插损从1.8dB降至1.2dB；针对散热，用ANSYS Icepak仿真PA热分布，在PA下方布置8根φ1.5mm铜柱阵列+导热胶，将结温降至85℃以内。
• 项目成果：PCB一次性通过3GPP射频性能测试，量产良率从试制的75%提升至92%；AAU工作温度稳定在50℃以下，通过ETSI EN 300 019工业可靠性测试（高温老化500小时无故障）。该设计支撑公司5G AAU产品按时进入运营商集采，年销售额贡献超2000万元，且被列为公司5G小基站PCB设计标准模板，体现了我从需求到量产的全流程把控能力。

工业级LoRa物联网网关低功耗PCB优化项目

• 公司LoRa物联网网关面向工业客户，原设计存在“电池供电续航短”痛点（待机电流120μA，续航仅6个月，目标1年以上）。我的职责是负责PCB低功耗优化，从原理图电源路径评审到样品测试验证。
• 项目难点：原电源系统未做隔离，LDO与DC-DC共地导致纹波达80mV，MCU频繁唤醒（每10秒一次）；睡眠模式下，外围I2C/SPI接口仍有5μA漏电流，静态功耗占比超40%。
• 我提出“电源域分割”方案：将敏感模拟电路（MCU、LoRa模块）用LDO单独供电，大电流数字电路（以太网、Flash）用DC-DC供电，降低电源纹波至20mV以下；睡眠模式下，用Rds(on)=10mΩ的MOS管控制外围接口电源通断，漏电流从5μA降至0.8μA；同时用TI Power Stage Designer仿真电源路径，优化电容布局减少ESR。
• 项目成果：待机电流降至35μA，工作功耗降低40%，续航提升至14个月，满足工业客户需求；样品通过-40℃~85℃温度循环测试及95%湿度环境测试。该方案支撑产品进入工业物联网市场，累计出货5万台，体现了我对低功耗设计的深度理解及问题定位能力。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。