负责5G通信设备（小基站/AAU）10-12层高速PCB全流程设计，主导信号完整性（SI）/电源完整性（PI）/电磁兼容（EMC）优化，协同硬件研发、结构、生产团队完成设计落地，支撑产品从原型验证到量产的全周期技术迭代。

• 主导某型号5G小基站12层PCB设计（板厚3.2mm，层数10/10/10/10/10/10/10/10/10/10，介质厚度1.2mil，阻抗控制±5%），基于Cadence Allegro 2024完成布局：将BBU处理芯片（28nm工艺，16核ARM）与25G SerDes光模块按信号流向分区，减少跨分割；布线阶段针对28Gbps差分对（共8组）应用HyperLynx SI仿真，调整线间距至4W（原3W）并增加地屏蔽层，解决高速信号串扰问题，最终眼图测试张开度从120mV提升至180mV，满足协议要求。
• 牵头EMC优化：针对客户反馈的RE（辐射发射）测试中1GHz-3GHz频段超标问题，通过FloTHERM热仿真与HFSS电磁场耦合分析，发现电源平面分割不合理导致地弹噪声耦合；优化方案为合并部分电源层、增加32个接地过孔阵列（间距≤λ/20，λ=15cm），并在外壳对应位置增加导电泡棉屏蔽，RE测试超标点从9个降至2个，一次性通过率提升至95%。
• 推动DFM/DFA落地：梳理生产痛点（如BGA区域过孔密度过高导致焊盘拉脱），制定《5G PCB设计规范V2.0》，明确BGA下方过孔间距≥12mil、激光盲孔深径比≤1:1.2；协同生产部调试钢网开口（调整0402电阻钢网开窗至75%面积比），使SMT贴装良率从88%提升至96%，单批次试产周期缩短3天。
• 培养初级工程师2名：通过「高速信号仿真实战」「多层板叠层设计」专项培训，输出《差分线阻抗计算手册》《EMC常见问题排查指南》，团队整体Layout效率提升20%。

负责工业物联网网关（支持5G+Wi-Fi6+LoRa）6-8层PCB设计，聚焦DDR4/PCIe3.0高速信号完整性、电源模块散热及结构适配，支撑产品从原理图到试产的技术衔接。

• 独立完成首版8层工业网关PCB设计（尺寸180mm×120mm，层叠为SIG/GND/POWER/SIG/GND/POWER/SIG/GND），处理关键信号：DDR4-2400（16位宽，速率2133Mbps）采用T型拓扑+等长控制（误差≤5mil），仿真显示串扰噪声≤300mV（目标≤500mV）；PCIe3.0 x4信号线间距6mil，端接电阻匹配100Ω差分阻抗，实测眼图模板余量≥30%，满足高速传输需求。
• 解决电源模块散热难题：电源芯片（5V/10A）采用多相PWM架构，初期热仿真（FloTHERM）显示结温达98℃（阈值≤105℃）；优化方案为在芯片正下方铺铜并增加8个φ1.2mm过孔（导热系数120W/m·K），同时在PCB背面贴附石墨片，结温降至82℃，满负载运行48小时无降频。
• 主导试产问题闭环：首批50片样板出现3例BGA虚焊、2例电容极性反贴；分析原因为钢网开口过小（0402电容开口仅60%面积）、BGA区域助焊膏厚度不足（≤0.1mm）；协调生产调整钢网开口至75%、增加钢网底部真空吸附，后续批次不良率降至0.5%，支持产品顺利进入量产阶段。
• 建立高速信号检查清单：涵盖差分线等长、阻抗连续、过孔 stub 控制（≤5mil）等12项关键指标，应用于3款后续项目，设计返工率从15%降至5%。

协助完成消费电子类（TWS耳机/智能手表）4-6层PCB布局布线，执行DFM检查及原理图核对，保障设计文件符合生产要求。

• 参与智能手表PCB设计（1.3英寸AMOLED屏，蓝牙5.2），负责底层布局：将主控芯片（nRF52840）、电池管理IC（BQ25100）、射频前端（QCC3026）按功能分区，减少数字/模拟信号交叉干扰；手动布设2.4GHz天线匹配电路（L型匹配网络），实测蓝牙连接距离从8米提升至12米（空旷环境）。
• 优化DFM可制造性：核对Gerber文件时发现12处问题——如0201电阻焊盘间距仅0.2mm（工厂最小0.3mm）、过孔与焊盘间距不足（≤0.1mm）；输出《Layout DFM检查表》并修正，使首版打样一次性通过率从70%提升至90%，缩短试产周期2天。
• 支持小批量生产调试：针对耳机充电仓PCB出现的「按键触发不灵敏」问题，排查发现FPC连接器（0.3mm间距）压合偏移（≤0.1mm）；协同结构部调整连接器定位柱高度（增加0.2mm），问题不良率从18%降至3%，保障订单交付。

5G基站AAU高频高速PCB量产优化项目

• 项目背景：公司为国内运营商提供5G宏基站AAU（有源天线单元）批量交付，原有PCB方案因2.6GHz/3.5GHz频段信号完整性差（插入损耗超1.2dB/inch）、高功率功放模块散热不足（壳温超85℃），导致试产良率仅82%、交付延迟。我的核心目标是主导PCB方案重构，解决高频性能与散热痛点，支撑10万台/季度的量产需求。
• 关键难题与技术：①高频段差分对信号串扰（近端串扰＞-35dB）与插入损耗超标，传统FR4材料介电常数稳定性不足；②功放芯片（PA）热密度达5W/mm²，常规铜箔散热路径热阻过高；③多层板叠层设计（原12层）导致成本超支15%。
• 核心行动与创新：1. 采用HFSS电磁仿真优化差分对阻抗（100Ω±1%），替换为罗杰斯RO4350B高频材料（DK=3.66，DF=0.004），并通过相邻层正交布线减少串扰至-42dB以下；2. 设计“铜柱+石墨片”复合散热结构：在PA下方嵌入φ1mm镀铜柱连接内层散热平面，外部贴附石墨片导出热量，热阻降低40%；3. 压缩叠层至10层（保留核心高频层），通过调整电源平面分割（将1.0V数字电源与3.3V模拟电源分层隔离）平衡信号质量与成本。
• 量化成果与影响：①PCB插入损耗降至0.9dB/inch、串扰＜-40dB，满足3GPP协议要求；②PA壳温稳定在78℃以内，散热效率提升30%；③量产良率升至95%，单台PCB成本下降12%（约80元/块），累计支撑12万台AAU交付，为公司节省成本960万元，成为5G基站PCB设计的标杆方案。

Wi-Fi 6E物联网网关PCB小型化与EMC优化项目

• 项目背景：公司为物联网企业定制Wi-Fi 6E（2.4/5/6GHz三频）网关模块，客户要求尺寸从120mm×80mm缩小至75mm×50mm（压缩率46%），同时满足FCC Part 15 Class B的EMI标准（辐射杂散＜40dBm/Hz）。我的职责是主导小型化PCB设计与EMC整改，平衡性能与尺寸约束。
• 关键难题与技术：①小型化导致层叠压缩至8层，高速信号（10Gbps PCIe）串扰加剧（近端串扰＞-30dB）；②6GHz频段Wi-Fi信号易通过PCB缝隙、过孔辐射超标；③电源模块（DC-DC）与射频电路的电磁耦合导致杂散电流增大。
• 核心行动与创新：1. 采用“埋入式电容+薄介质层”设计：将0402电容埋入PCB内层（L3-L4），减少表层贴装元件占用空间，尺寸成功压缩至72mm×48mm（超客户要求4%）；2. 用CST电磁仿真优化屏蔽结构：在6GHz射频区设计“全包围屏蔽罩+过孔围栏”，并在PCB边缘增加接地铜皮（宽度≥2mm），辐射杂散降至-45dBm/Hz以下；3. 调整电源平面分割：将DC-DC的1.8V输出与射频VDD（3.3V）平面用3mm宽地沟隔离，降低电源耦合噪声至-50dBc以下。
• 量化成果与影响：①PCB尺寸缩小40%，满足客户紧凑设计需求；②EMI测试一次性通过FCC认证，辐射余量增加10dB；③量产良率稳定在92%，模块上市后月销量达5万台，助力公司切入高端物联网通信模块市场，成为Wi-Fi 6E小型化PCB的典型案例。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。