负责工业物联网边缘计算终端无线通信模块（Wi-Fi 6/Bluetooth 5.3）的PCB Layout全流程，从原理图评审到生产文件交付，聚焦高速信号完整性、EMC合规及量产可行性

• 主导Wi-Fi 6模块（2.4G+5G双频，最高速率9.6Gbps）的4层PCB Layout：基于Cadence Allegro完成叠层设计（信号层-SGND-Power-GND），针对5G NR差分线（100Ω阻抗）采用“紧耦合+地平面隔离”方案，解决高频信号串扰问题；使用Si9000阻抗计算工具反复校准线宽线距（线宽8mil、间距12mil），最终差分对阻抗偏差控制在±5Ω内，经测试模块传输误码率从1.2e-4降至3.5e-6，满足IEEE 802.11ax标准要求
• 核心参与蓝牙5.3低功耗模块的2层PCB优化：针对蓝牙SIG认证中“2.4G频段杂散超标（-38dBm）”问题，通过HFSS仿真定位为LDO输出电源纹波耦合至天线馈线，将去耦电容从模块边缘移至天线馈线旁（缩短回路至3mm），并增加π型滤波电路（100nF+10Ω），杂散水平提升至-52dBm，顺利通过蓝牙SIG认证
• 负责3款边缘计算终端主板的Layout整合：协调ARM Cortex-A7 CPU、4G模组、eMMC存储及I2C/SPI传感器接口布局，规划“12V转3.3V（大电流路径宽1.5mm）+磁珠隔离数字/模拟电源”电源树，解决电源噪声导致的CPU重启问题；使用Allegro DFM工具检查生产可行性（如过孔stub≤0.5mm、焊盘公差±0.05mm），将打样迭代次数从3次减少至1次，量产良率提升18%
• 建立无线通信模块Layout设计规范：总结Wi-Fi/蓝牙模块高频布线规则（差分线间距≥3W、过孔间距≥20mil）、EMC屏蔽要求（天线周围5mm净空区、电源入口加铁氧体磁环），形成《工业物联网无线模块PCB设计指南》，后续项目复用率达90%，新工程师上手周期缩短50%

负责工业物联网网关的Zigbee/4G通信板卡Layout，支持从原理图到生产的全流程，重点保障通信稳定性及量产成本控制

• 主导Zigbee 3.0网关通信板的2层PCB设计：针对“Zigbee网络丢包率高（8%）”问题，分析为晶振布局靠近USB接口导致时钟噪声耦合，将晶振移至板卡角落并增加接地铜墙（包围晶振360°），丢包率降至1.2%；使用Altium Designer Signal Integrity工具仿真时钟信号上升沿（从1.8ns优化至1.2ns），确保与时钟芯片SI4438的时序兼容
• 参与4G LTE Cat.1模组的Layout：配合硬件工程师优化电源分配网络（PDN），针对模组启动时电压跌落（3.3V→2.9V）问题，将输入电容容值从100uF增至220uF并缩短电容到模组电源引脚距离（15mm→8mm），电压跌落控制在3.0V以内，模组启动成功率从92%提升至99.5%
• 负责5款网关板卡的DFM与量产支持：使用Altium Manufacturing Tool检查过孔密度（120个/in²→80个/in²）、焊盘尺寸，与PCB厂沟通调整钻孔参数（孔径公差±0.02mm），单块板卡生产成本降低12元，年节省成本约15万元
• 协助建立EMC测试方案：参与3款板卡RE（辐射发射）测试，针对1.2GHz超标点，增加接地过孔阵列（每10mm布置1个）连接顶层与底层地平面，RE水平从45dBuV/m降至30dBuV/m，满足EN 55032 Class B工业标准

协助资深工程师完成工业物联网传感器的RS485/CAN总线板卡Layout，参与原理图评审、布线及生产文件制作，学习高速信号与工业总线设计要点

• 协助完成RS485总线传感器4层PCB Layout：负责底层信号布线，按资深工程师指导采用“差分线等长（误差≤5mil）、地平面连续”方案，解决总线反射问题，通信距离从1200米延长至1800米，满足工业现场长距离传输需求
• 参与CAN总线模块优化：针对“CAN节点丢包（5%）”问题，调整终端电阻位置至总线最远端节点旁，并增加100nF去耦电容，丢包率降至0.8%；使用PADS检查总线阻抗匹配（120Ω±10Ω），确保信号边沿速率（1Mbps）符合ISO 11898标准
• 负责生产文件制作与核对：使用CAM350检查Gerber层对齐（误差≤1mil）、焊盘完整性，将生产文件错误率从15%降至2%，减少PCB厂返工次数，打样周期缩短3天
• 整理工业总线设计笔记：总结RS485/CAN拓扑结构（手拉手优于星型）、终端电阻配置、过孔处理要点，形成《工业总线PCB设计备忘录》，团队新人犯错率降低30%

5G NR 700MHz小基站AAU高密集成PCB设计与可靠性验证项目

• 运营商5G 700MHz小基站AAU（有源天线单元）量产项目中，需解决“高集成度（1200个/cm²元件密度）与射频性能、散热及量产可靠性”的矛盾，目标是设计满足3GPP标准的AAU PCB，支持批量交付。我的核心职责是主导PCB设计全流程，从需求分析、层叠定义到样品验证及量产导入。
• 项目难点在于：AAU集成了16通道射频收发模块、FPGA数字处理单元及电源管理芯片，传统布线导致射频链路损耗预估超1.8dB（目标≤1.5dB）；同时PA（功率放大器）结温因散热不足达108℃（超过105℃上限），无法满足工业级可靠性要求。
• 针对射频性能问题，我采用“射频-数字-电源”三分层叠设计（12层板，L1/L6/L11分别为射频微带线层、数字信号层、电源接地层，接地层厚度增至35μm），射频走线全程加铜箔屏蔽罩隔离，结合HFSS仿真优化阻抗连续性，将插损从1.8dB降至1.2dB；针对散热，用ANSYS Icepak仿真PA热分布，在PA下方布置8根φ1.5mm铜柱阵列+导热胶，将结温降至85℃以内。
• 项目成果：PCB一次性通过3GPP射频性能测试，量产良率从试制的75%提升至92%；AAU工作温度稳定在50℃以下，通过ETSI EN 300 019工业可靠性测试（高温老化500小时无故障）。该设计支撑公司5G AAU产品按时进入运营商集采，年销售额贡献超2000万元，且被列为公司5G小基站PCB设计标准模板，体现了我从需求到量产的全流程把控能力。

工业级LoRa物联网网关低功耗PCB优化项目

• 公司LoRa物联网网关面向工业客户，原设计存在“电池供电续航短”痛点（待机电流120μA，续航仅6个月，目标1年以上）。我的职责是负责PCB低功耗优化，从原理图电源路径评审到样品测试验证。
• 项目难点：原电源系统未做隔离，LDO与DC-DC共地导致纹波达80mV，MCU频繁唤醒（每10秒一次）；睡眠模式下，外围I2C/SPI接口仍有5μA漏电流，静态功耗占比超40%。
• 我提出“电源域分割”方案：将敏感模拟电路（MCU、LoRa模块）用LDO单独供电，大电流数字电路（以太网、Flash）用DC-DC供电，降低电源纹波至20mV以下；睡眠模式下，用Rds(on)=10mΩ的MOS管控制外围接口电源通断，漏电流从5μA降至0.8μA；同时用TI Power Stage Designer仿真电源路径，优化电容布局减少ESR。
• 项目成果：待机电流降至35μA，工作功耗降低40%，续航提升至14个月，满足工业客户需求；样品通过-40℃~85℃温度循环测试及95%湿度环境测试。该方案支撑产品进入工业物联网市场，累计出货5万台，体现了我对低功耗设计的深度理解及问题定位能力。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。