负责5G小基站AAU（有源天线单元）/BBU（基带处理单元）产品的全生命周期PCB Layout设计，涵盖原理图评审、高速/高频信号完整性（SI）/电源完整性（PI）优化、热设计协同、DFM/DFA验证及生产问题闭环，确保设计满足5G NR 3.5GHz频段28Gbps SerDes、10Gbps Ethernet等高速信号性能要求，同时兼顾可制造性与成本控制。

• 主导AAU产品4层/6层PCB Layout全流程，从原理图阶段介入定义约束规则——基于Cadence Allegro Constraint Manager建立28Gbps SerDes差分线100Ω±10%阻抗控制、3W信号间距及“信号层-地平面-电源平面-信号层”层叠结构，解决初期眼图张开度不足（仅0.5UI）问题，最终眼图张开度提升至0.85UI，完全满足IEEE 802.3bs协议要求；
• 针对AAU中27dBm高功率功放模块，用Ansys HFSS仿真电源平面电流分布，将功放管周围电源过孔密度从4个/平方英寸提升至8个，并协同结构设计铝基板散热层，使功放结温从85℃降至68℃，避免高温导致的增益衰减（≥1dB）；
• 解决AAU金手指与机壳干涉问题——调整金手指倒角角度（30°→45°）并局部偏移布局，装配良率从92%提升至98%，单批次返工时间减少50%（从8小时降至4小时）；
• 制定《5G小基站PCB Layout设计规范》，涵盖高速信号布线、PI/SI检查清单及DFM要求，后续项目复用率100%，新工程师上手周期缩短2周（从3周降至1.5周）。

负责4G基站RRU（射频拉远单元）产品的PCB Layout设计，支持从原型验证到量产的全阶段，聚焦高速信号（10Gbps Ethernet）、GPS接收通道的SI优化，及生产工艺适配，确保设计满足4G LTE-A Pro的性能要求。

• 核心参与RRU产品6层PCB Layout，针对5G预研的10Gbps Ethernet信号，用Sigrity PowerSI仿真电源平面谐振，调整去耦电容至芯片电源引脚旁（从均匀分布改为局部集中），电源纹波从50mV降至20mV，满足FPGA低噪声要求；
• 解决RRU GPS L1通道（1575.42MHz）干扰问题——通过HFSS仿真发现功放辐射干扰，将GPS匹配电路靠近天线接口并增加铜箔屏蔽罩，接收灵敏度从-158dBm提升至-160dBm，定位精度提高10%；
• 优化生产工艺适配：针对批量过孔开路问题，调整钻孔参数（孔径0.3mm→0.25mm）及镀铜厚度（20μm→25μm），过孔良率从95%升至99%，单批次成本降低8%；
• 协助EMC认证：针对30-1000MHz辐射超标10dB问题，缩短关键信号走线15%并增加地平面覆盖，超标点降至3dB以内，顺利通过3C认证。

协助资深工程师完成2G/3G基站Node B产品的PCB Layout基础工作，包括低速信号布线、原理图核对、BOM更新及生产文件输出，学习高频高速设计基础与工艺规范。

• 在资深工程师指导下完成3G Node B产品2层/4层PCB布局，执行数字/模拟信号20mil隔离规则，协助完成首版PCB制作，确保基带芯片与射频模块的信号走向符合设计要求；
• 参与解决Node B DC-DC电源噪声问题：测量原型板纹波达80mV后，按指导增加2颗10μF去耦电容，纹波降至30mV，满足基带芯片工作要求；
• 协助整理PCB文档：核对原理图与Layout一致性，更新BOM表物料编号，输出Gerber文件时检查层叠顺序，文档准确性从90%提升至98%，减少生产沟通成本；
• 学习高速信号基础：参与SerDes信号布线培训，掌握差分线等长控制（误差≤5mil）与阻抗匹配方法，为后续高速项目积累经验。

5G小基站高密高速PCB设计及量产爬坡项目

• 项目背景：随着5G小基站规模化部署需求激增，公司承接三大运营商定制化小基站项目，但现有PCB方案存在高频信号完整性差、散热不足及量产良率低（初始仅85%）的问题，无法满足客户对“-40℃~85℃工业级环境稳定运行”及“单站月产能5000台”的要求。我的核心职责是主导PCB设计全流程，统筹射频、数字团队完成DFM/DFT优化，对接工艺部解决量产瓶颈。
• 关键难题：① 高频板（罗杰斯RO4350B，10层板）层叠设计不合理，导致28GHz频段差分对阻抗波动超±10%，插入损耗较设计值高0.5dB；② 主芯片（高通QCS410，BGA封装，球间距0.8mm）高密布局下，散热通道受阻，核心区域温度超90℃（阈值85℃）；③ 量产时因钢网开口偏差及压合参数不稳定，导致盲埋孔堵塞率达12%，良率无法提升。
• 核心行动：① 用ADS仿真平台迭代层叠结构，将L6-L7层调整为“信号层+接地层”紧耦合设计，优化介质厚度至0.1mm、铜厚至1oz，将差分对阻抗波动控制在±5%内，插入损耗降低至1.2dB（符合3GPP要求）；② 采用Altium Designer 3D布局+扇出盲埋孔方案，将BGA出线层集中在L2-L3层，同时在芯片下方设计“十字形散热过孔阵列”（孔径0.3mm，间距0.5mm），配合背面铜散热层（厚度35μm），将核心温度降至78℃；③ 联合工艺部用Keysight EMX分析串扰源，将相邻高速走线间距从4mil扩大至5mil，同时规范钢网开口尺寸（误差≤±0.02mm），调整压合温度曲线（升温速率从3℃/s降至2℃/s），彻底解决盲埋孔堵塞问题。
• 项目成果：PCB设计一次性通过运营商射频性能测试，量产良率提升至99.2%，支撑公司完成10万台5G小基站交付，客户满意度评分从7.5分提升至9.2分；主导编制的《5G小基站PCB DFM指南》被纳入公司硬件设计标准库，成为后续同类项目的核心参考。

物联网网关多协议兼容PCB设计及可靠性提升项目

• 项目背景：公司为切入工业物联网市场，推出兼容WiFi6、蓝牙5.3、Zigbee3.0及LTE-M的多协议网关产品，但原型机存在多协议信号干扰（WiFi6与蓝牙隔离度仅15dB，远低于要求的25dB）、工业级温漂导致故障率高（MTBF仅5万小时）的问题。我的职责是负责PCB布局布线及可靠性设计，对接测试团队定位问题，推动方案落地。
• 关键难题：① 多协议天线共存导致空间干扰，WiFi6（2.4GHz/5GHz）与蓝牙（2.4GHz）的天线净空区不足，隔离度不达标；② 被动元件温漂（部分电阻温漂±2%、电容±3%）导致电压基准电路参数偏移，传感器数据误差超10%；③ 工业级环境下（-40℃冷启动），电源模块纹波增大至80mV（要求≤50mV），影响系统稳定性。
• 核心行动：① 用HFSS仿真天线布局，将蓝牙天线从网关正面移至侧面，增加“L型接地屏蔽罩”（厚度0.2mm），并将两者间距从10mm扩大至15mm，隔离度提升至28dB；② 选用温漂≤±1%的工业级被动元件（如国巨RC系列电阻、村田GRM系列电容），用ANSYS Icepak做热仿真，优化PCB背面铜散热层（厚度70μm）及器件布局，将关键器件（如MCU）温度降低12℃；③ 针对温漂敏感的电压基准电路，设计“温度补偿电阻网络”（采用负温度系数电阻与正温度系数电阻串联），将基准电压偏移量从±50mV降至±10mV，同时调整电源模块电感参数（从4.7μH增至6.8μH），将纹波降低至40mV。
• 项目成果：产品通过工业级可靠性测试（MTBF≥10万小时），多协议信号无干扰，成功进入3家工业客户供应链，累计出货量5万台；提出的《多协议物联网设备PCB布局及被动元件选型规范》被写入公司硬件设计手册，成为后续物联网产品的必查标准。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。