负责公司5G物联网终端产品线硬件架构顶层设计，统筹SoC选型、电源网络规划及高速信号完整性设计，协同软件与结构团队完成从原型验证到量产的全流程技术落地，主导关键性能指标（功耗、吞吐量、可靠性）优化。

• 主导5G RedCap CPE终端硬件架构设计，基于高通QCS6490平台完成SoC、PMIC、射频前端及存储的拓扑规划，采用分层电源管理策略（4轨LDO+2路DC-DC）结合动态电压频率调整（DVFS）技术，将待机功耗从120mW降至75mW，量产测试通过率提升至99.2%。
• 针对高速PCIe 3.0接口信号完整性问题，使用Cadence Sigrity进行链路仿真，识别3处阻抗不连续点（差分阻抗偏差±15%），通过调整微带线宽度（8mil→9mil）、增加背钻（12mil）及串接100Ω端接电阻，将眼图模板裕量从15%提升至40%，误码率稳定在1e-12以下。
• 牵头制定硬件架构可靠性规范，引入IEC 60068-2-6振动测试标准，优化PCB叠层（新增2层地平面）并采用 conformal coating工艺，使产品在85℃/85%RH温湿度循环测试中MTBF从5000小时提升至12000小时。
• 协同软件团队完成BSP适配，定义GPIO/I2C/SPI等接口电气特性与时序要求，输出《硬件驱动接口规范V2.0》，缩短驱动开发周期30%，首版固件一次点亮成功率从65%提升至88%。

负责公司LTE Cat.1模组产品硬件架构设计与优化，聚焦低成本、高集成度方案，主导需求分析到试产的技术迭代，解决小尺寸下散热与EMC矛盾。

• 主导LTE Cat.1模组硬件架构升级，从分离方案（MCU+基带芯片）切换为集成SoC（紫光展锐春藤5820），重构电源网络（单路DC-DC+LDO分层供电），减少外围器件23%，物料成本降低18%，模组尺寸缩小至16mm×18mm（行业平均18×20mm）。
• 解决小尺寸PCB散热问题，通过ANSYS Icepak仿真发现主芯片结温89℃（超85℃规格），通过增加铜皮面积（30%→50%）、设计过孔阵列（φ0.3mm/间距0.8mm）及导热胶垫，结温降至78℃，满足工业级温度范围（-40℃~85℃）。
• 优化EMC设计，针对射频前端与数字电路干扰，采用分区布局（RF区独立屏蔽罩）、电源层分割（数字/模拟地隔离）及铁氧体磁珠滤波，30MHz-1GHz辐射杂散从-36dBm降至-45dBm，通过CE-RED认证。
• 建立硬件架构评估模型（性能/成本/可靠性三维度加权），输出《模组硬件方案评审标准》，后续项目方案一次性通过率从50%提升至80%。

参与工业路由器硬件开发，协助架构师完成方案设计，重点负责电源模块与接口电路优化，积累硬件架构设计与跨团队协作经验。

• 参与工业路由器电源模块开发，选用TI TPS65982多协议PMIC设计同步整流Buck电路（9-36V输入/1.0V/2A输出），调整电感参数（4.7μH→6.8μH）及开关频率（500kHz→1MHz），转换效率从88%提升至92%，满负载温降15℃。
• 优化USB 3.0接口设计，针对共模干扰增加共模电感（100MHz@100Ω）、TVS管（ESD±15kV接触放电）及磁珠滤波，眼图模板裕量从10%提升至30%，支持5Gbps稳定传输。
• 协助EMC整改，针对RE测试超标（30-1000MHz峰值-30dBm），定位电源环路面积过大问题，缩小DC-DC电感间距（5mm→3mm）并增加接地过孔（每10mm一个），辐射干扰降至-40dBm，通过FCC Part15认证。
• 编写《硬件开发设计指南》（电源与接口部分），总结电源纹波抑制（≤50mVp-p）、ESD防护（接触放电±8kV）等要点，作为新人培训材料，缩短初级工程师上手周期2周。

5G小基站射频前端智能控制模块开发

• 项目背景：5G小基站商用面临“频段切换延迟高”“静态校准功耗超标”的核心痛点——传统射频前端模块采用静态参数配置，频段切换需等待80ms以上（超3GPP 10ms要求），且整机功耗较预期高25%。我的核心目标是主导设计智能控制模块，实现射频参数实时自校准与动态功耗优化，支撑小基站达到运营商性能指标。
• 关键难题：1）5G NR 700MHz-3.5GHz多频段快速切换下，射频参数（如增益、相位误差）的实时感知与精准校准，传统轮询方式延迟高且占用CPU资源；2）低功耗与高性能的矛盾——射频前端模块占总功耗的40%，需动态调整电压/时钟但不能牺牲校准精度；3）嵌入式ARM Cortex-M7内核（512KB RAM）下，复杂算法的轻量化部署。
• 核心行动：1）针对实时校准，提出“自适应卡尔曼滤波+硬件SPI异步读取”方案——收集120组不同场景（温度、负载）下的射频数据，优化卡尔曼滤波初始协方差矩阵，将参数收敛时间从15ms压缩至3ms；2）设计“功耗预测+动态电压频率调整（DVFS）”机制——用TensorFlow Lite Micro训练轻量化功耗模型（模型大小仅120KB），提前100ms预测业务负载，调整射频模块时钟频率（从80MHz降至40MHz时功耗降低42%）；3）搭建双优先级RTOS调度框架，将校准任务设为最高优先级，确保实时性不受其他业务干扰。
• 项目成果：1）模块性能：频段切换延迟降至12ms（远超3GPP要求），校准精度提升至±0.1dB（较之前提高50%）；2）功耗优化：单模块待机功耗从1.2W降至0.78W，整机年省电约150万度（按量产10万台计算）；3）商业价值：模块通过运营商入库测试，支撑公司5G小基站产品中标3个省级集采项目，累计出货8万台，我个人主导的算法模块被纳入公司核心技术专利池（已申请2项发明专利）。

工业物联网网关多协议边缘计算固件平台开发

• 项目背景：公司工业物联网网关此前依赖云端处理设备数据，面临“延迟高（平均500ms）”“云端带宽成本高（占比35%）”的问题。我的角色是负责设计边缘计算固件平台，实现设备数据的本地解析、过滤与简单决策，减少对云端的依赖，支撑网关向“端边云协同”转型。
• 关键难题：1）多协议兼容的高效处理——网关需支持Modbus RTU/TCP、LoRaWAN、NB-IoT、Zigbee等8种协议，传统“逐个协议硬编码”方式导致解析延迟高（单协议处理需60ms）、代码冗余度高；2）资源受限下的稳定运行——网关采用Cortex-M4内核（256KB RAM），同时运行多个协议栈和边缘算法易导致内存溢出；3）边缘任务的实时性保障——如设备报警需在100ms内响应，不能被低优先级任务阻塞。
• 核心行动：1）设计“事件驱动+协议抽象层”的多协议融合引擎——定义统一的“协议标识符+数据载荷”格式，将不同协议的解析逻辑封装成可插拔插件（如Modbus插件、LoRa插件），解析延迟降至8ms以内；2）实现“静态内存池+对象复用”机制——针对常用数据结构（如报文头、设备状态）预分配内存池，减少动态内存分配的开销，内存占用降低38%；3）构建分时调度策略——将任务分为“实时（报警处理）”“准实时（数据过滤）”“非实时（日志上报）”三类，用时间片轮转保证实时任务的优先级。
• 项目成果：1）性能指标：协议处理总延迟从500ms降至90ms以内，报警响应时间稳定在80ms以内；2）资源优化：固件ROM占用从1.2MB降至750KB，支持同时运行5种边缘算法（如设备异常检测、数据聚合）；3）商业落地：平台支撑公司3款工业网关产品，累计出货22万台，帮助客户降低65%的云端带宽成本，网关产品线营收同比增长40%，我主导的协议引擎成为公司后续网关产品的标准框架。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。