聚焦7nm及以下先进制程数字芯片客户，负责EDA工具全流程应用支持、性能瓶颈诊断及定制化流程开发，推动客户设计效率与流片成功率提升

• 主导某头部AI芯片客户7nm设计流程优化，针对RTL到GDSII阶段时序收敛耗时过长问题（原需8周），通过PrimeTime深度分析定位跨时钟域（CDC）路径延迟异常，结合Innovus物理感知时序优化引擎，定制动态电压频率调整（DVFS）约束策略与单元密度梯度分布规则，将时序收敛周期压缩至4周，助力客户一次性流片成功并通过AEC-Q100车规认证
• 解决客户形式验证阶段高误报率痛点（原误报率25%），深入研究Synopsys VC Formal断言库设计逻辑，优化覆盖组划分策略并引入基于XGBoost的模式识别算法筛选关键断言，误报率降至5%，单模块验证周期从10天缩短至6天，支撑客户完成ISO 26262功能安全认证
• 开发Tcl-Python混合自动化工具集，针对DFT测试向量生成场景，实现网表关键信号自动提取、覆盖率驱动测试模式生成及缺陷覆盖率实时监控，替代人工手动配置流程，测试向量生成时间从3天压缩至6小时，客户设计迭代周期缩短25%
• 支持客户CoWoS-S先进封装协同设计，协同PDK团队校准3D寄生参数提取模型（Calibre xRC），解决多die互连串扰问题，芯片间信号完整性达标率从82%提升至95%，支撑客户完成HPC芯片量产交付

负责28nm-40nm成熟制程模拟/数模混合芯片客户的EDA工具应用支持，聚焦仿真验证、版图匹配及工具效率提升

• 完成某电源管理芯片客户Cadence Virtuoso平台迁移（从IC617到IC620），针对旧版Spectre模型与新平台兼容性问题，对比12类器件模型参数差异并编写自动化映射脚本，解决仿真误差超5%问题，迁移后仿真精度达标率100%，保障客户项目按节点交付
• 优化模拟版图匹配（Layout Matching）流程，针对手动调整MOS管间距效率低的问题，基于Calibre开发匹配度评分算法（融合器件尺寸、间距、层叠特征），自动识别高敏感器件对并推荐最优布局方案，匹配误差从±3%降至±1.5%，客户良率提升3%
• 搭建公司内部EDA工具培训体系，梳理数模混合设计中200+典型工具问题案例，开发“操作演示-原理精讲-实战演练”三维课程，新客户工具上手周期从6周缩短至3周，年度客户满意度评分从4.2（满分5分）提升至4.7

协助资深工程师处理基础工具应用问题，参与工具环境搭建与客户问题反馈收集，夯实EDA全流程知识基础

• 承担客户日常工具咨询响应（日均10+次），聚焦Synopsys Design Compiler综合约束问题，总结TOP10高频问题并编制图文版FAQ文档，首次问题解决率从65%提升至85%，释放资深工程师30%支持精力
• 参与某消费电子芯片PrimePower功耗分析项目，学习静态/动态功耗拆解方法，独立完成电源域划分与高功耗子电路定位，输出分析报告辅助客户优化后整体功耗降低18%
• 协助搭建EDA工具环境验证平台，完成Innovus 17.1等新版本安装配置与基准测试，编写《工具升级验证指南》包含20+关键指标（如时序分析速度、内存占用率），保障后续客户工具升级零重大事故

5nm先进制程Timing Closure工具性能优化项目

• 随着客户5nm SoC设计复杂度提升，现有工具因Timing收敛慢（48-72小时/轮）导致流片周期延误，项目目标为重构Timing增量分析引擎，将收敛时间压缩至24小时内，同时支持多模式多角落（MMMC）并行场景。我作为核心开发负责人，主导算法优化与模块落地。
• 面临两大挑战：一是传统全图遍历式增量更新效率极低，MMMC多场景并行时资源冲突严重；二是Timing变化预测准确率不足（仅65%），导致大量无效重计算。
• 提出「依赖感知子图重计算+GNN时序预测」方案：基于设计层次结构识别Timing敏感子图（如时钟树、数据路径），仅触发受修改影响的子图重计算，减少80%冗余计算；引入图神经网络（GNN）学习100+项目历史Timing变化模式，预测本次修改后的Timing偏移，过滤掉70%无效计算。同时用OpenMP+MPI构建并行框架，优化MMMC场景资源调度，将单场景计算资源占用从16核降至8核。
• 项目成果：5nm Timing收敛时间缩短至11.2小时，MMMC场景内存占用降低37%；客户A的旗舰SoC设计周期缩短22%，带动公司年度EDA订单增长16%；该算法申请发明专利1项（排名第一），成为公司5nm Timing工具的核心竞争力。

模拟电路自动布局布线（APR）工具寄生感知集成项目

• 模拟电路（如ADC、PLL）的寄生参数（电容/电阻）会显著恶化增益、相位裕度等性能，但现有工具中寄生提取与布局优化割裂，设计师需反复迭代（平均7次）才能达标。项目目标为整合「布局-寄生-优化」流程，将迭代次数降至4次内，提升模拟APR工具的实用性。我从零担任APR模块负责人，主导算法设计与工具链集成。
• 核心难点：一是寄生参数实时更新与布局迭代的同步延迟（原需10分钟/次），打断设计节奏；二是模拟电路的版图约束（器件匹配、噪声隔离）与寄生优化目标冲突，易导致性能不达标。
• 创新解决：1）开发基于边界元法（BEM）的在线寄生提取引擎，将提取延迟压缩至58秒/次，支持布局修改后实时更新寄生参数；2）提出「贝叶斯优化引导的寄生感知布局」算法——以寄生参数和性能指标（增益≥60dB、相位裕度≥60°）为多目标，通过贝叶斯模型预测布局调整后的性能变化，优先选择满足模拟约束的布局方案，平衡寄生优化与性能要求。最终整合提取引擎与布局模块，实现闭环优化。
• 项目成果：模拟电路APR迭代次数从7次降至2.8次，寄生提取时间缩短61%；电路性能达标率从75%提升至93%，帮助客户B完成12位高精度ADC设计（寄生导致的性能劣化率<1%）。工具被纳入公司模拟EDA解决方案核心模块，直接带来3个战略客户签约，年营收贡献超800万元。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。