负责AIoT边缘端低功耗AI推理芯片的全生命周期架构设计，统筹性能（TOPS）、功耗（mW）、面积（mm²）（PPA）指标落地，协同算法、前端、验证团队完成从架构定义到 Tape-out 前的验证闭环，支撑消费级智能硬件客户的产品落地

• 主导面向智能摄像头场景的低功耗AI推理芯片架构设计，基于Synopsys ArchVision工具开展多维度架构探索——针对边缘场景“实时性（≤10ms延迟）+ 极致功耗（≤50mW）”的矛盾，创新性提出“CNN-Tensor Core异构计算单元+动态电压频率调整（DVFS）+ 指令级稀疏化加速”架构：将轻量级CNN任务分配至低功耗MCU核，复杂Transformer任务调度至专用Tensor Core，结合任务负载预测算法动态调整核电压（0.8V-1.2V）；最终芯片在ResNet-50推理任务中功耗较竞品降低35%，延迟满足实时性要求，支撑客户智能摄像头产品量产50万台
• 为解决多算法框架（TensorFlow Lite、PyTorch Mobile）适配痛点，基于Chisel语言设计参数化指令集扩展框架，抽象出“算子映射层+内存管理层”通用接口，允许算法团队通过配置文件快速适配新模型；相比传统RTL适配方式，算法导入周期从8周缩短至3周，支撑客户快速迭代智能检测算法（如人体姿态识别、宠物行为分析）
• 协同验证团队开展架构级事务级建模（TLM），使用SystemC搭建总线与存储子系统的虚拟原型，提前识别“AXI-Lite总线带宽瓶颈”——原设计中NPU与DDR的访存冲突导致利用率仅60%；通过拆分指令总线与数据总线、引入缓存一致性协议（ACE），优化后总线利用率提升至85%，验证周期缩短20%
• 主导芯片架构的可靠性设计，针对工业级温度范围（-40℃~85℃）下的时序收敛问题，采用Synopsys PrimeTime PX进行跨温度域时序分析，通过调整关键路径的缓冲器插入策略，将时序违例率从12%降至0.5%，确保芯片在极端环境下的稳定运行

负责智能终端SoC的多媒体处理与AI加速融合架构设计，聚焦4K/8K视频编解码、智能场景识别的高并发需求，推动架构创新以平衡性能与功耗，支撑手机、平板客户的影像功能升级

• 主导4K/8K HDR视频编解码引擎与NPU的融合架构设计，针对“编解码高带宽（≥10Gbps）+ AI实时处理（≥30fps）”的资源竞争问题，提出“共享L2缓存分时复用+指令优先级调度”方案：将编解码的参考帧缓存与NPU的激活值缓存共享，通过硬件调度器动态分配带宽；最终视频处理延迟从45ms降至32ms，NPU利用率从55%提升至75%，支撑客户旗舰机的“边拍边AI美颜”功能落地
• 设计可扩展的媒体处理单元（MPU）架构，基于ARM AMBA AXI4总线协议构建“主处理器+多加速器”的模块化框架，支持H.265、AV1、VP9等6种编码格式的动态加载；相比固定架构SoC，产品对新兴编码格式的适配成本降低40%，帮助客户快速响应Google、Netflix的编解码标准更新
• 协同固件团队开发架构级功耗管理系统，使用ARM CoreSight工具采集各模块的实时功耗数据，设计“场景感知的动态资源分配策略”——例如在视频录制时优先保障编解码核供电，在待机时关闭NPU非必要模块；最终芯片待机功耗从12mW降至5mW，续航提升18%，获客户“年度最佳功耗优化方案”认可
• 针对AI场景识别的低延迟需求，基于RISC-V指令集扩展“向量运算加速单元”，实现图像特征提取的硬件加速；在MobileNet V3模型中，特征提取时间从25ms缩短至10ms，支撑客户手机的“场景智能切换”功能（如自动识别夜景、人像）

参与物联网温湿度传感器节点芯片的设计，负责从RTL实现到流片的架构适配，聚焦低功耗、高可靠性需求，积累芯片全流程设计经验，为架构师角色奠定技术与协同基础

• 优化传感器信号处理单元的架构，针对温湿度传感器的低频采样需求（≤1Hz），设计“事件驱动型唤醒机制”——通过比较器阈值触发RTL状态机，仅在数据变化时唤醒主处理器；相比传统轮询方式，待机电流从5μA降至1.2μA，延长电池寿命至5年，满足工业物联网节点的长续航要求
• 协同前端团队开展RTL级面积优化，使用Synopsys Design Compiler进行逻辑重组与资源共享：将原有的两个独立ADC控制器合并为可配置的单控制器，通过时分复用服务温湿度采样；最终芯片面积从2.1mm²缩小至1.72mm²，晶圆成本降低22%，帮助客户降低终端产品售价15%
• 参与流片后的调试与验证，使用JTAG调试工具定位总线仲裁冲突问题——原设计中传感器接口与UART的仲裁逻辑存在优先级翻转；通过修改仲裁器的轮询策略，将数据丢包率从3%降至0.1%，良率从85%提升至92%，确保芯片顺利量产
• 协助算法团队实现传感器数据的本地预处理，基于Verilog设计“滑动窗口滤波器”，过滤掉环境噪声导致的数据波动；预处理后数据的准确性提升25%，减少上传云端的无效数据，降低客户的IoT平台计算压力

面向5G Open RAN小基站的宽输入范围高效同步降压PMIC设计

• 项目背景：5G Open RAN架构推动小基站灵活部署，客户要求配套PMIC满足“4.5V-20V宽输入、全负载段高效率（轻载>85%、满载>92%）、QFN6x6小尺寸、-40℃~125℃高可靠”的核心需求。此前公司现有方案存在高压段效率低（满载<90%）、小尺寸下热集中（结温超110℃）的痛点，无法适配客户量产需求。我的总体职责是牵头芯片架构设计、关键模块（自适应PWM控制器、同步整流驱动、高精度基准源）的RTL及模拟电路实现，主导全芯片验证与流片后调试。
• 解决的关键难题与技术：1. 宽输入电压下全负载效率优化——高压段MOSFET导通损耗占比60%、低压段开关损耗占比超50%；2. 小尺寸封装热管理——QFN6x6功率密度达1.2W/mm²，传统布局易致结温超标；3. 高可靠下的输出精度——输入电压波动±20%时需保持输出±1%以内。技术上采用Verilog-A实现自适应死区时间控制算法，基于输入电压和负载动态调整死区以降低开关损耗；选用铜柱凸点封装替代焊球增强散热；通过ANSYS Icepak热仿真优化内部布局，分散发热模块。
• 核心行动与创新：主导架构选型，对比电感式与电荷泵方案后确定电感式PMIC（效率优势明显）；设计自适应死区模块，搭建行为级模型仿真优化参数；协同版图团队迭代热设计，通过Icepak验证结温合规性；搭建FPGA原型系统验证PMIC与主芯片的配合时序，确保功能正确性。
• 项目成果与价值：流片后测试显示，输入4.5V-20V、输出1.0V/20A时，满载效率92.5%（超目标0.5%）、轻载效率86%；QFN6x6结温最高98℃（低于限值7℃），输出精度±0.8%（优于要求）。芯片已量产，应用于3家客户的Open RAN小基站，累计出货10万颗，故障率<0.1%，为公司带来年营收约2000万元，成为5G小基站PMIC主力产品。

面向工业物联网的低功耗高抗干扰BLE 5.2 SoC设计

• 项目背景：工业物联网设备需长期电池供电（≥5年），客户要求BLE SoC解决“active模式功耗高（>5mA）、工业环境抗干扰弱（邻道泄漏比>40dB）”的问题，否则会导致续航不足、通信不稳定。我的职责是负责RF前端与基带的协同设计，主导低功耗架构优化及抗干扰算法集成。
• 解决的关键难题与技术：1. 低功耗与高灵敏度平衡——降低功耗易牺牲接收灵敏度；2. 工业频段干扰——2.4GHz下Wi-Fi、Zigbee共存导致通信失败率高；3. RF与基带时序匹配——低功耗唤醒信号延迟需≤1μs。技术上采用动态偏置LNA（接收时偏置从1mA降至200μA，保持噪声系数<2dB）；集成自适应跳频（AFH）算法避开干扰信道；定义低功耗控制接口优化唤醒时序。
• 核心行动与创新：协同RF团队设计LNA动态偏置电路，用Cadence Spectre仿真验证功耗与噪声性能；与算法团队合作实现AFH算法，优化信道切换逻辑；搭建测试平台验证低功耗功耗与灵敏度，赴工业现场测试干扰环境下的通信成功率，迭代算法参数。
• 项目成果与价值：流片后，active模式功耗3.2mA（降36%）、待机功耗<1μA；链路预算-95dBm（超目标5dB），工业环境通信成功率从85%升至98%。芯片量产应用于工业传感器节点，累计出货50万颗，客户设备续航达6年以上，帮助公司切入工业IoT BLE SoC市场，占据约10%份额，年营收增加1500万元。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。