负责5G通信基站及工业级模拟电路的全周期设计，涵盖指标定义、原理图实现、版图协同及量产测试验证，主导电源管理（PMIC）、高性能信号链（如ADC/DAC缓冲级）模块开发，对接系统团队完成需求落地与问题闭环。

• 主导设计一款应用于5G小基站的高PSRR（电源抑制比）LDO芯片，针对基站射频前端对供电噪声敏感的痛点，采用多阶米勒补偿+动态偏置技术优化环路稳定性。通过Cadence Virtuoso完成原理图设计，利用Spectre仿真验证负载瞬态响应（±5A/μs时压摆≤10mV）及1/f噪声（1kHz处≤1μVrms），最终PSRR在100kHz频点达85dB（优于竞品7dB），已量产交付3家主设备商，累计出货量超50万颗。
• 牵头优化工业级温度传感器模拟前端电路，解决原有方案在-40℃~125℃范围内非线性误差过大问题（原误差±1.5℃，目标±0.8℃）。通过引入分段线性校准算法与低温度系数基准源（TCR≤50ppm/℃），结合HSPICE蒙特卡洛仿真筛选电阻匹配精度（1%→0.1%），最终全温区误差压缩至±0.6℃，被客户纳入AEC-Q100认证产品供应链。
• 参与高速ADC缓冲放大器设计，应对16bit@250MSPS采样率下的信号完整性挑战。采用折叠共源共栅结构提升输出摆幅（≥4Vpp），通过ADS仿真优化输出阻抗匹配（50Ω±5%），并解决高频下米勒电容导致的带宽滚降问题（原-3dB带宽180MHz→220MHz），最终噪声密度低至1.2nV/√Hz，支撑公司ADC芯片通过主流通信设备商测试。
• 建立模拟电路可靠性验证体系，针对基站高温高湿场景设计加速老化测试方案（85℃/85%RH，1000小时）。通过统计分析失效样品的ESD损伤模式（主要为栅氧击穿），优化版图ESD防护结构（从2kV HBM提升至4kV HBM），使批次良率从92%提升至97%，降低客退风险。

聚焦消费电子及物联网（IoT）领域模拟电路开发，负责TWS耳机、智能手表等产品的电源管理（如充电盒DC-DC、耳机LDO）与传感器接口电路设计，协同硬件/固件团队完成性能调优与量产导入。

• 独立设计TWS耳机充电盒的双路输出PMIC，支持18W快充（输入5V/3.6A）与0.6A同步升压给耳机充电。采用同步整流+自适应死区控制技术降低导通损耗，通过LTspice仿真优化变压器绕组匝比（原1:3→1:2.8）与MOSFET选型（Rds(on)从80mΩ降至45mΩ），最终效率从89%提升至93%（@5V/3A输出），解决了充电盒长时间使用发热问题（壳温从45℃降至38℃）。
• 开发智能手表心率传感器模拟前端，解决运动场景下信号干扰导致的精度下降问题（原HRV误差±8bpm→目标±3bpm）。通过差分输入结构抑制共模噪声，结合陷波滤波器（中心频率50/60Hz）滤除工频干扰，并优化PGA增益级（从6dB扩展至12dB）提升小信号分辨率，最终信噪比（SNR）从45dB提升至58dB，心率检测准确率达99.2%（临床测试数据）。
• 主导IoT模块低功耗LDO设计，针对电池供电场景（续航要求≥2年）优化静态电流（IQ）。采用动态偏置技术（轻载时关闭部分偏置电路），将IQ从1.2μA降至350nA，同时保证负载跃迁时恢复时间≤1μs。通过HSPICE仿真验证负载瞬态（1μA→1mA跳变），压摆控制在50mV以内，已应用于公司低功耗NB-IoT模组，实测待机时间延长40%。
• 搭建模拟电路测试平台，集成Keysight B1500A半导体参数分析仪与音频分析仪，实现PSRR、噪声、THD等关键指标自动化测试。编写Python脚本解析测试数据（采样率1Msa/s），将单颗芯片测试时间从8分钟缩短至3分钟，支撑产线良率提升（测试环节不良漏检率从0.5%降至0.1%）。

参与基站电源管理芯片及光模块模拟电路的基础设计与验证，负责原理图绘制、版图协同及基础性能测试，协助解决设计中的局部问题，积累模拟电路全流程经验。

• 辅助设计100V高压LDO用于基站BBU电源模块，负责输出级MOSFET选型与偏置电路设计。通过LTspice仿真优化栅极驱动电阻（从100Ω调整至47Ω），解决负载瞬态响应慢问题（压摆从200mV降至80mV），配合版图团队完成ESD防护设计（2kV HBM），最终通过基站厂商初步测试。
• 参与光模块跨阻放大器（TIA）调试，定位噪声超标问题（原NF=12dB→目标≤10dB）。通过S参数仿真分析反馈电阻热噪声（主要贡献源），将反馈电阻从1kΩ更换为500Ω并优化跨导级偏置电流（从2mA提升至3mA），最终NF降至9.5dB，满足10Gbps光模块接收灵敏度要求。
• 搭建模拟电路版图寄生参数提取流程，使用Calibre xRC提取关键节点电容（如运放输出节点Cout），结合Spectre RF仿真修正环路稳定性（原相位裕度45°→60°），避免了流片后因寄生参数导致的自激问题，首版流片良率提升25%。
• 整理模拟电路设计文档模板（含规格书、仿真报告、测试方案），规范团队设计流程。主导编写《高压LDO设计指南》，总结补偿网络设计、热设计等关键经验，被纳入公司新人培训材料，缩短新人上手周期约1个月。

工业互联网工业级CPE电源系统设计与量产可靠性提升项目

• 工业互联网客户对CPE设备的部署环境要求严苛（-40℃~+85℃车间、强电磁干扰），现有电源方案存在高温降额（70℃时功率降为50%）、浪涌冲击失效（差模1.5kV下MOSFET击穿）两大核心问题，导致现场故障率达8%，严重影响客户交付与品牌口碑。我的核心职责是主导电源系统从方案设计到量产导入的全流程，目标是将故障率降至1%以下并满足工业级可靠性标准。
• 项目面临三大技术挑战：一是高温下DC-DC模块热阻过高，原有方案采用普通FR4 PCB与插件电感，结温超出芯片规格；二是浪涌防护层级不足，传统TVS管响应速度慢，无法应对工业现场的共模/差模浪涌；三是量产一致性差，手工焊接导致插件元件虚焊率高达3%。
• 针对热问题，我通过ANSYS Icepak仿真优化PCB布局，将电源芯片放置在铝基板中心区域，增加散热过孔密度（从每平方英寸4个提升至9个），并选用TPS546D24A同步降压芯片（热阻0.5℃/W），配合2oz铜厚电源层，将结温从92℃降至78℃（85℃环境）；针对浪涌，改用Littelfuse SMP1234双向TVS管（响应时间<1ns），并设计“气体放电管+TVS+压敏电阻”三级防护电路，将浪涌耐受提升至共模4kV/差模2kV；针对量产，推动将插件电感替换为0805绕线贴片电感，引入自动贴片线与AOI检测，虚焊率降至0.1%以下。
• 项目成果：电源系统通过IEC 61000-4-5浪涌测试与GB/T 2423.1-2008高低温测试，量产故障率<0.8%（较原方案降低90%）；支撑公司拿下海尔、三一重工等3个工业互联网头部客户订单，总金额超2000万元。我个人主导完成12版原理图迭代、10轮原型机测试，申请实用新型专利1项（《一种工业级CPE电源防浪涌电路》），并输出《工业电源可靠性设计 checklist》用于团队复用。

4G LTE室外小基站电源-射频干扰抑制及覆盖提升项目

• 公司4G室外小基站在部署中频繁收到客户投诉：设备电源模块的开关噪声耦合至射频链路，导致接收灵敏度下降3dB，覆盖范围缩小20%，影响单站接入用户数。我的任务是解决电源与射频的电磁干扰问题，将接收灵敏度提升至-105dBm以上，支撑小基站批量交付。
• 干扰根源定位困难：初期认为是电源模块的辐射噪声，但通过频谱仪（Keysight N9040B）测试发现，主要干扰是电源共模电流通过电源线耦合至射频PA的输入端口；此外，PCB布局中电源层与射频层相邻，地环路导致噪声串扰。
• 我从“阻断干扰路径+优化布局”双维度入手：一是电源输入口增加10mH共模电感，抑制共模电流传导；电源输出端设计π型滤波（10μH电感+100μF电容），滤除开关纹波；二是在PCB Layout上，将电源层与射频层用接地屏蔽层隔开，增加3处电源芯片接地过孔（直径0.3mm）连接到主地，减少地弹噪声；同时将射频PA的电源引脚电容从100nF更换为1μF X7R电容，缩短电流回路。
• 项目成果：接收灵敏度提升至-106dBm，覆盖范围扩大25%，单站接入用户数增加30%；客户投诉率从15%降至2%，支撑公司完成中国移动500个站点交付，金额超1500万元。我主导编写《电源-射频协同设计指南》，明确“干扰路径分析-滤波设计-Layout隔离”三步法，成为团队后续项目的标准流程；此外，通过LTspice仿真验证电源环路稳定性，将电源纹波从80mV降至30mV，进一步优化射频性能。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。