负责5G小基站/AAU射频PCB全流程设计，涵盖原理图核对、高频叠层优化、信号完整性（SI）/电源完整性（PI）调试及生产文件（Gerber/钻孔）输出，衔接硬件研发与制造端，确保设计落地后的电气性能与可制造性

• 主导某款5G NR Sub-6GHz小基站AAU的射频PCB设计（2.6GHz/3.5GHz双频），使用Altium Designer 22完成原理图导入与叠层规划（8层板：Sig-Gnd-Sig-Pwr-Gnd-Sig-Gnd-Sig），针对高频微带线串扰（原-25dBc）与插入损耗（原-3.2dB）超标问题，采用50Ω±1%阻抗控制、相邻层正交布线及L型过孔隔离技术，最终插入损耗降至-1.8dB、串扰提升至-35dBc，完全满足3GPP TS 38.104射频指标要求
• 优化电源平面分割方案，原设计因GPS L1频段（1.575GHz）电源噪声耦合导致相位噪声恶化（原-110dBc/Hz@1kHz），将6层板升级为8层并嵌入0.05mm厚陶瓷电容层，降低电源阻抗至10mΩ@100MHz，相位噪声降至-125dBc/Hz@1kHz，通过第三方EMC实验室的传导骚扰测试
• 主导生产文件DFM审查，使用Genesis 2000检测到BGA（FBGA-484）焊盘间距0.3mm超出工厂工艺能力（最小0.35mm），协调硬件工程师调整焊盘布局并改为2层underpass扇出，避免了量产桥接缺陷，良率从82%提升至95%，直接节省返工成本12.3万元
• 参与5G毫米波（28GHz）预研项目，提出LTCC基板与FR4混压方案解决高频材料损耗问题，用HFSS仿真验证插入损耗较纯FR4降低40%，支持后续毫米波AAU产品的链路预算设计

协助资深工程师完成工业物联网网关（STM32H7+Wi-Fi 6+蓝牙5.0）的PCB设计，覆盖原理图导入、中低速信号布线及DFM检查，积累高速PCB设计基础

• 负责工业物联网网关主控PCB（6层板）的电源模块布线（12V转3.3V/1.8V，总电流5A），针对大电流路径压降问题（原0.5V），将电源线加粗至20mil并在每10mm增加过孔，压降降至0.1V以内，确保主控芯片供电稳定
• 解决网关USB 3.0接口辐射超标问题（原30MHz-1GHz辐射40dBuV/m），分析为差分线阻抗不匹配（100Ω±5%），调整线宽至10mil、间距至8mil并增加地平面屏蔽，辐射降至25dBuV/m，符合CISPR 22 Class B标准
• 推动PCB叠层升级，从4层板改为6层板（Sig-Gnd-Pwr-Gnd-Sig-Gnd），降低电源阻抗30%，解决了DDR4内存信号完整性问题，眼图张开度从0.8UI提升至1.2UI，支持内存读写速率从2133MT/s升至2666MT/s
• 整理《初级Layout工程师设计规范》，汇总过孔stub控制（≤0.5倍线宽）、丝印对齐（偏差≤0.1mm）等12项高频问题解决方法，将团队新人上手时间从2周缩短至1周

协助工程师完成简单PCB的布线与文件输出，学习基础设计工具与规范，掌握PCB设计全流程

• 协助设计智能家居网关PCB（STM32F4+Zigbee），使用Altium Designer 18完成数字电路布线（线宽10mil、间距8mil），输出Gerber文件通过工厂首件检查，一次性通过率100%
• 学习PCB阻抗仿真，协助资深工程师用Polar Si9000计算5层板50Ω微带线阻抗，调整介质厚度至1.2mm使阻抗达标，支持Zigbee信号稳定传输
• 负责DFM检查，用Genesis 2000发现SMD焊盘尺寸过小（0402电阻焊盘0.8mm×0.6mm，标准0.9mm×0.7mm），修正后量产焊接良率从85%提升至92%
• 参与团队技术分享，整理Altium Designer批量修改线宽、生成Gerber注意事项等8项操作技巧，帮助3名新人快速熟悉工具

5G NR 700MHz小基站AAU高密集成PCB设计与可靠性验证项目

• 运营商5G 700MHz小基站AAU（有源天线单元）量产项目中，需解决“高集成度（1200个/cm²元件密度）与射频性能、散热及量产可靠性”的矛盾，目标是设计满足3GPP标准的AAU PCB，支持批量交付。我的核心职责是主导PCB设计全流程，从需求分析、层叠定义到样品验证及量产导入。
• 项目难点在于：AAU集成了16通道射频收发模块、FPGA数字处理单元及电源管理芯片，传统布线导致射频链路损耗预估超1.8dB（目标≤1.5dB）；同时PA（功率放大器）结温因散热不足达108℃（超过105℃上限），无法满足工业级可靠性要求。
• 针对射频性能问题，我采用“射频-数字-电源”三分层叠设计（12层板，L1/L6/L11分别为射频微带线层、数字信号层、电源接地层，接地层厚度增至35μm），射频走线全程加铜箔屏蔽罩隔离，结合HFSS仿真优化阻抗连续性，将插损从1.8dB降至1.2dB；针对散热，用ANSYS Icepak仿真PA热分布，在PA下方布置8根φ1.5mm铜柱阵列+导热胶，将结温降至85℃以内。
• 项目成果：PCB一次性通过3GPP射频性能测试，量产良率从试制的75%提升至92%；AAU工作温度稳定在50℃以下，通过ETSI EN 300 019工业可靠性测试（高温老化500小时无故障）。该设计支撑公司5G AAU产品按时进入运营商集采，年销售额贡献超2000万元，且被列为公司5G小基站PCB设计标准模板，体现了我从需求到量产的全流程把控能力。

工业级LoRa物联网网关低功耗PCB优化项目

• 公司LoRa物联网网关面向工业客户，原设计存在“电池供电续航短”痛点（待机电流120μA，续航仅6个月，目标1年以上）。我的职责是负责PCB低功耗优化，从原理图电源路径评审到样品测试验证。
• 项目难点：原电源系统未做隔离，LDO与DC-DC共地导致纹波达80mV，MCU频繁唤醒（每10秒一次）；睡眠模式下，外围I2C/SPI接口仍有5μA漏电流，静态功耗占比超40%。
• 我提出“电源域分割”方案：将敏感模拟电路（MCU、LoRa模块）用LDO单独供电，大电流数字电路（以太网、Flash）用DC-DC供电，降低电源纹波至20mV以下；睡眠模式下，用Rds(on)=10mΩ的MOS管控制外围接口电源通断，漏电流从5μA降至0.8μA；同时用TI Power Stage Designer仿真电源路径，优化电容布局减少ESR。
• 项目成果：待机电流降至35μA，工作功耗降低40%，续航提升至14个月，满足工业客户需求；样品通过-40℃~85℃温度循环测试及95%湿度环境测试。该方案支撑产品进入工业物联网市场，累计出货5万台，体现了我对低功耗设计的深度理解及问题定位能力。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。