负责工业物联网5G网关硬件架构全周期设计，涵盖SoC/PMIC/射频模块选型、电源/散热/EMC系统级优化及量产可靠性落地，支撑年出货量10万台级产品的技术迭代。

• 主导7nm制程5G SoC（紫光展锐V510）与RISC-V协处理器的异构架构设计，通过建立功耗-性能模型（基于MATLAB/Simulink），平衡8K视频解码（峰值功耗12W）与待机功耗（<50mW）需求，较上一代架构续航提升40%，支撑工业场景7×24小时连续运行。
• 设计四层电源树架构（12V输入→3.3V/1.8V/1.2V分层转换），采用TI TPS546D24A同步降压芯片与ADI LTM4644多相电源模块，结合ANSYS SIwave进行电源完整性仿真，优化电容阵列布局（减少30%去耦电容数量），电源转换效率从85%提升至91%，温升降低12℃。
• 搭建基于Keysight E5080B的EMC预验证平台，针对5G Sub-6GHz射频前端（Qorvo QPM56xx）与数字电路的干扰问题，创新性采用“分区屏蔽+铁氧体磁珠隔离”方案，解决2.4GHz Wi-Fi与5G NR邻频干扰（原测试中-40dBm杂散超标），最终一次性通过CISPR 32 Class B认证（辐射骚扰限值余量8dB）。
• 推动DFX（可制造性/可测试性设计）流程落地，定义PCB DFM检查项23条（如BGA焊盘间距≥0.3mm）、测试点覆盖率≥90%，联合生产部门优化SMT钢网开口设计，量产首月不良率从3.2%降至1.5%，年度节省返工成本超80万元。

聚焦智能家居边缘计算网关硬件架构开发，负责多协议（Zigbee 3.0/蓝牙Mesh/Wi-Fi 6）模块集成、低功耗系统设计及硬件成本优化，支撑产品从0到1落地并实现年销50万台。

• 主导ARM Cortex-A7（全志H616）+ Cortex-M4双核心架构设计，通过FreeRTOS实时任务调度优化（中断响应时间从20μs缩短至8μs），实现Zigbee 3.0网络（256节点）与Wi-Fi 6（802.11ax）并发接入时延迟≤50ms，满足家庭设备联动实时性要求。
• 设计动态电压频率调整（DVFS）策略，基于负载监测（ADC采样CPU利用率）自动切换SoC工作模式（满血1.8GHz→节能1.2GHz→深度睡眠200MHz），配合TI TPS62740低功耗DCDC，整机待机功耗从120mW降至45mW，延长电池供电场景（如备用网关）续航至6个月。
• 解决高频信号串扰问题：针对2.4GHz蓝牙与5GHz Wi-Fi天线共板设计，采用Ansys HFSS仿真天线隔离度（原仅8dB，目标≥15dB），通过调整天线馈点位置（间距从15mm增至25mm）并增加吸波材料，最终隔离度达18dB，丢包率从5%降至0.3%。
• 主导硬件成本优化项目，通过替换进口晶振（精工爱普生→国产东晶电子）、合并电源芯片（LDO与DCDC二合一）等措施，在性能不变前提下将单台BOM成本从85元降至68元，年降本超1200万元。

参与消费级智能音箱硬件开发，负责架构方案预研、关键模块选型验证及早期原型机调试，为后续产品化积累技术储备。

• 完成智能音箱音频处理架构预研：对比TI TAS5805M（D类功放）与Cirrus Logic CS4278（Codec+独立功放）方案，通过主观听测（10人小组评分）与客观指标（THD+N<0.01%@1W）验证，选定CS4278方案，支撑产品音质达到Hi-Res Audio标准。
• 设计低延迟音频传输链路：采用I2S接口（采样率48kHz，位宽24bit）连接主控（RK3288）与Codec，配合硬件DMA传输（减少CPU干预），将音频从采集到播放延迟从200ms压缩至50ms，满足语音交互实时唤醒需求。
• 搭建原型机EMC测试平台：针对喇叭线与电源走线的电磁耦合问题，通过增加地平面隔离（铜箔厚度35μm）、绕制磁珠（100Ω@100MHz）等方式，解决30-100MHz频段辐射超标（原超标10dB），为后续量产版通过FCC认证奠定基础。
• 主导编写《智能音箱硬件设计规范》（含电源设计/PCB叠层/接口防护3大章节），沉淀12项关键设计规则（如音频走线长度≤500mil），被团队纳入新人培训教材，后续项目设计错误率下降40%。

5G小基站射频前端智能控制模块开发

• 项目背景：5G小基站商用面临“频段切换延迟高”“静态校准功耗超标”的核心痛点——传统射频前端模块采用静态参数配置，频段切换需等待80ms以上（超3GPP 10ms要求），且整机功耗较预期高25%。我的核心目标是主导设计智能控制模块，实现射频参数实时自校准与动态功耗优化，支撑小基站达到运营商性能指标。
• 关键难题：1）5G NR 700MHz-3.5GHz多频段快速切换下，射频参数（如增益、相位误差）的实时感知与精准校准，传统轮询方式延迟高且占用CPU资源；2）低功耗与高性能的矛盾——射频前端模块占总功耗的40%，需动态调整电压/时钟但不能牺牲校准精度；3）嵌入式ARM Cortex-M7内核（512KB RAM）下，复杂算法的轻量化部署。
• 核心行动：1）针对实时校准，提出“自适应卡尔曼滤波+硬件SPI异步读取”方案——收集120组不同场景（温度、负载）下的射频数据，优化卡尔曼滤波初始协方差矩阵，将参数收敛时间从15ms压缩至3ms；2）设计“功耗预测+动态电压频率调整（DVFS）”机制——用TensorFlow Lite Micro训练轻量化功耗模型（模型大小仅120KB），提前100ms预测业务负载，调整射频模块时钟频率（从80MHz降至40MHz时功耗降低42%）；3）搭建双优先级RTOS调度框架，将校准任务设为最高优先级，确保实时性不受其他业务干扰。
• 项目成果：1）模块性能：频段切换延迟降至12ms（远超3GPP要求），校准精度提升至±0.1dB（较之前提高50%）；2）功耗优化：单模块待机功耗从1.2W降至0.78W，整机年省电约150万度（按量产10万台计算）；3）商业价值：模块通过运营商入库测试，支撑公司5G小基站产品中标3个省级集采项目，累计出货8万台，我个人主导的算法模块被纳入公司核心技术专利池（已申请2项发明专利）。

工业物联网网关多协议边缘计算固件平台开发

• 项目背景：公司工业物联网网关此前依赖云端处理设备数据，面临“延迟高（平均500ms）”“云端带宽成本高（占比35%）”的问题。我的角色是负责设计边缘计算固件平台，实现设备数据的本地解析、过滤与简单决策，减少对云端的依赖，支撑网关向“端边云协同”转型。
• 关键难题：1）多协议兼容的高效处理——网关需支持Modbus RTU/TCP、LoRaWAN、NB-IoT、Zigbee等8种协议，传统“逐个协议硬编码”方式导致解析延迟高（单协议处理需60ms）、代码冗余度高；2）资源受限下的稳定运行——网关采用Cortex-M4内核（256KB RAM），同时运行多个协议栈和边缘算法易导致内存溢出；3）边缘任务的实时性保障——如设备报警需在100ms内响应，不能被低优先级任务阻塞。
• 核心行动：1）设计“事件驱动+协议抽象层”的多协议融合引擎——定义统一的“协议标识符+数据载荷”格式，将不同协议的解析逻辑封装成可插拔插件（如Modbus插件、LoRa插件），解析延迟降至8ms以内；2）实现“静态内存池+对象复用”机制——针对常用数据结构（如报文头、设备状态）预分配内存池，减少动态内存分配的开销，内存占用降低38%；3）构建分时调度策略——将任务分为“实时（报警处理）”“准实时（数据过滤）”“非实时（日志上报）”三类，用时间片轮转保证实时任务的优先级。
• 项目成果：1）性能指标：协议处理总延迟从500ms降至90ms以内，报警响应时间稳定在80ms以内；2）资源优化：固件ROM占用从1.2MB降至750KB，支持同时运行5种边缘算法（如设备异常检测、数据聚合）；3）商业落地：平台支撑公司3款工业网关产品，累计出货22万台，帮助客户降低65%的云端带宽成本，网关产品线营收同比增长40%，我主导的协议引擎成为公司后续网关产品的标准框架。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。