负责5G小基站/AAU射频PCB全流程设计，涵盖原理图核对、高频叠层优化、信号完整性（SI）/电源完整性（PI）调试及生产文件（Gerber/钻孔）输出，衔接硬件研发与制造端，确保设计落地后的电气性能与可制造性

• 主导某款5G NR Sub-6GHz小基站AAU的射频PCB设计（2.6GHz/3.5GHz双频），使用Altium Designer 22完成原理图导入与叠层规划（8层板：Sig-Gnd-Sig-Pwr-Gnd-Sig-Gnd-Sig），针对高频微带线串扰（原-25dBc）与插入损耗（原-3.2dB）超标问题，采用50Ω±1%阻抗控制、相邻层正交布线及L型过孔隔离技术，最终插入损耗降至-1.8dB、串扰提升至-35dBc，完全满足3GPP TS 38.104射频指标要求
• 优化电源平面分割方案，原设计因GPS L1频段（1.575GHz）电源噪声耦合导致相位噪声恶化（原-110dBc/Hz@1kHz），将6层板升级为8层并嵌入0.05mm厚陶瓷电容层，降低电源阻抗至10mΩ@100MHz，相位噪声降至-125dBc/Hz@1kHz，通过第三方EMC实验室的传导骚扰测试
• 主导生产文件DFM审查，使用Genesis 2000检测到BGA（FBGA-484）焊盘间距0.3mm超出工厂工艺能力（最小0.35mm），协调硬件工程师调整焊盘布局并改为2层underpass扇出，避免了量产桥接缺陷，良率从82%提升至95%，直接节省返工成本12.3万元
• 参与5G毫米波（28GHz）预研项目，提出LTCC基板与FR4混压方案解决高频材料损耗问题，用HFSS仿真验证插入损耗较纯FR4降低40%，支持后续毫米波AAU产品的链路预算设计

协助资深工程师完成工业物联网网关（STM32H7+Wi-Fi 6+蓝牙5.0）的PCB设计，覆盖原理图导入、中低速信号布线及DFM检查，积累高速PCB设计基础

• 负责工业物联网网关主控PCB（6层板）的电源模块布线（12V转3.3V/1.8V，总电流5A），针对大电流路径压降问题（原0.5V），将电源线加粗至20mil并在每10mm增加过孔，压降降至0.1V以内，确保主控芯片供电稳定
• 解决网关USB 3.0接口辐射超标问题（原30MHz-1GHz辐射40dBuV/m），分析为差分线阻抗不匹配（100Ω±5%），调整线宽至10mil、间距至8mil并增加地平面屏蔽，辐射降至25dBuV/m，符合CISPR 22 Class B标准
• 推动PCB叠层升级，从4层板改为6层板（Sig-Gnd-Pwr-Gnd-Sig-Gnd），降低电源阻抗30%，解决了DDR4内存信号完整性问题，眼图张开度从0.8UI提升至1.2UI，支持内存读写速率从2133MT/s升至2666MT/s
• 整理《初级Layout工程师设计规范》，汇总过孔stub控制（≤0.5倍线宽）、丝印对齐（偏差≤0.1mm）等12项高频问题解决方法，将团队新人上手时间从2周缩短至1周

协助工程师完成简单PCB的布线与文件输出，学习基础设计工具与规范，掌握PCB设计全流程

• 协助设计智能家居网关PCB（STM32F4+Zigbee），使用Altium Designer 18完成数字电路布线（线宽10mil、间距8mil），输出Gerber文件通过工厂首件检查，一次性通过率100%
• 学习PCB阻抗仿真，协助资深工程师用Polar Si9000计算5层板50Ω微带线阻抗，调整介质厚度至1.2mm使阻抗达标，支持Zigbee信号稳定传输
• 负责DFM检查，用Genesis 2000发现SMD焊盘尺寸过小（0402电阻焊盘0.8mm×0.6mm，标准0.9mm×0.7mm），修正后量产焊接良率从85%提升至92%
• 参与团队技术分享，整理Altium Designer批量修改线宽、生成Gerber注意事项等8项操作技巧，帮助3名新人快速熟悉工具

5G NR 2.6GHz小基站高密低耗PCB设计与量产导入

• 项目背景：公司为抢占5G小基站市场份额，需开发一款尺寸≤150mm×100mm、支持4T4R MIMO的小基站产品，核心挑战是在有限空间内实现高密器件布局、高效散热及严格EMC合规。我的总体职责是主导PCB从架构设计到量产的全流程，确保性能、可靠性与可制造性协同。
• 关键难题与技术：1）高密场景下（器件密度达1200个/cm²）的电源完整性（PI）与信号完整性（SI）冲突——多电源轨（1.0V/1.8V/3.3V）的纹波抑制与高速差分线（25Gbps）的阻抗一致性难以兼顾；2）多层板（10层）层叠设计需平衡散热（功放模块功耗≥25W）与EMC屏蔽需求；3）盲埋孔（如L1-L6盲孔、L5-L8埋孔）的加工良率控制。
• 核心行动与创新：1）基于Altium Designer的“电源域分区+信号分组”策略，将电源平面拆分为3个独立子平面，采用0.1mm间距的微带线匹配阻抗（±5Ω以内），同时通过Ansys Icepak仿真优化功放下方铜皮的网格状散热结构；2）创新采用“交替层叠地平面”设计——在高速信号层两侧布置完整地平面，降低串扰（S参数≤-40dB@10GHz）；3）联合PCB厂商定制“激光盲孔+填铜”工艺，将盲孔良率从82%提升至96%。
• 量化成果：1）PCB尺寸最终定格于142mm×95mm，较初始方案缩小20%，满足小型化需求；2）电源纹波从80mV降至25mV，SI眼图张开度≥0.8UI（符合IEEE 802.11ax标准）；3）EMC辐射发射（RE）测试一次通过率从70%提升至95%，量产良率达92%以上；4）该设计支撑产品成为公司年度爆款，累计出货12万台，贡献营收1.8亿元。

工业级物联网网关PCB可靠性提升与成本优化

• 项目背景：公司主力工业物联网网关（用于智能工厂设备联网）在客户端出现“焊点开裂”“高温下信号丢包”等问题，退货率达5%，需从PCB层面解决可靠性与稳定性问题。我的角色是负责失效分析、方案设计及量产验证，目标是降低故障率至1%以下，同时压缩成本10%。
• 关键难题与技术：1）焊盘与BGA芯片（如STM32H743）的热膨胀系数（CTE）不匹配——PCB（FR4，CTE=17ppm/℃）与芯片（CTE=12ppm/℃）在温循（-40℃~85℃）下导致焊点疲劳开裂；2）高频信号（如RS485、CAN）受电源噪声干扰，丢包率高达3%；3）原有PCB材料（普通FR4）成本占比高（约15%），需替换为高性价比替代料。
• 核心行动与决策：1）通过Ansys Mechanical仿真焊点应力分布，将BGA焊盘从“圆形”改为“椭圆”（长轴/短轴=1.2），并调整钢网开口率（从85%降至75%），降低热应力集中；2）采用“差分对+地平面屏蔽”方案——在RS485差分线两侧布置连续地平面，间距控制在0.15mm，将串扰降至-35dB以下；3）对比测试FR408HR、IT180A等材料，最终选用FR408HR（CTE=14ppm/℃，成本较原材低8%），优化层叠结构（减少1层半固化片）进一步降本。
• 量化成果：1）焊点开裂率从8%降至0.3%，温循测试（500循环）通过率100%；2）信号丢包率降至0.1%以下，满足工业级可靠性标准（IEC 61000-4-2）；3）PCB单台成本从45元降至38元，年节省成本约600万元；4）改进后的网关成为公司工业物联网板块的“可靠性标杆”，客户满意度从82%提升至94%。

• 大二观察到毕业生离校时大量教材被废弃，而新生购书支出占生活费12%，便发起校园书籍教材循环计划。为解决传统二手书交易效率低的问题，我们开发微信小程序实现扫码估价、预约取件功能，并说服快递中心以成本价承接物流。
• 通过建立翻新消毒标准打消卫生顾虑，项目年流通教材1.2万册，累计为同学节省书费38万元。这段经历让我从商业小白成长为能设计闭环模式的实践者，项目不仅获省级创业金奖，更被纳入学校官方服务体系延续至今。