负责5G小基站射频PCB全流程Layout设计，涵盖原理图核对、多层板叠层规划、高速/射频信号完整性优化及生产级Gerber交付，工作边界为从需求输入到量产导入的端到端设计落地

• 主导某款5G NR 2.6GHz小基站AAU射频板的Layout设计，基于Altium Designer 23完成4层板叠层架构（L1-Sig/RFCM、L2-GND Plane、L3-Sig/PWR、L4-Power Plane），针对25Gbps CPRI高速差分信号实施100Ω±10%阻抗控制，通过HyperLynx SI仿真定位过孔Stub导致的-8dB反射问题，优化Stub长度至≤0.1mm并将反射系数降至-20dB，最终Gerber一次通过率98%，量产良率较前代提升12%
• 核心参与多频段合路器PCB的EMC整改，针对3.5GHz Wi-Fi 6E与2.4GHz LTE的邻频干扰，采用“分层Ground源端隔离+边缘磁珠滤波”方案，用CST Microwave Studio仿真辐射杂散（30MHz-1GHz）从-36dBm/Hz优化至-42dBm/Hz，顺利通过FCC Part 15C认证
• 推动射频Layout的可制造性设计（DFM）落地，识别原设计中0402电阻焊盘间距0.18mm（工厂最小要求0.2mm）的问题，协同原理图工程师调整封装库，并将BGA扇出从2层过孔升级为3层盲埋孔，焊接不良率从5%降至1.2%
• 对接PCB工厂制定加工规范（沉铜厚度≥25μm、表面处理ENIG），解决试产中层压偏移（≤0.1mm）问题——通过调整叠层对称度从85%提升至92%，将量产周期缩短7天

负责消费类电子（TWS耳机、老年机）PCB Layout，涵盖双面板/四层板设计、原理图核对及生产支持，工作边界为协助资深工程师完成基础设计任务与问题排查

• 独立完成TWS充电仓主控板（STM32L0系列）双面板Layout，用Cadence Allegro 17.4设计叠层（L1-Sig、L2-GND、L3-Pwr、L4-Sig），针对I2C总线（100kHz）做走线长度匹配（误差≤50mil），解决时钟信号抖动问题（从150ps降至50ps），量产良率达95%
• 参与蓝牙模块PCB的RF优化，针对2.4GHz ISM频段串扰，采用“地平面切割+过孔屏蔽”方案，用ADS仿真S21参数从-10dB优化至-18dB，助力产品通过CE-RED认证
• 主导DFM检查与流程沉淀，识别原设计中USB接口焊盘与Via间距0.1mm（工厂要求0.15mm）的问题，修改后焊接不良率从8%降至2%；同时整理《TWS产品DFM指南》，收录12条高频问题，团队设计错误率降低15%
• 协助资深工程师完成老年机主板四层板Layout，负责TPS5430电源模块走线——优化大电流路径（铜厚2oz、宽度≥2mm），解决芯片热设计问题（温度从75℃降至55℃）

协助资深工程师完成PCB设计辅助工作，包括原理图核对、叠层计算、DFM检查及文档管理，工作边界为基础设计支持与跨团队协作

• 协助完成工业级4G LTE Modem的PCB叠层设计，用Polar Si9000计算50Ω单端/100Ω差分阻抗，调整层厚（L1-L2介质层0.1mm）满足阻抗要求，仿真验证通过率100%
• 负责原理图与Layout交叉核对，发现3处电源引脚与走线不匹配问题（如VCC_3V3引脚未连接走线），提前规避量产短路风险
• 搭建《常见DFM问题库》，收录工厂反馈的20条高频问题（如焊盘尺寸、Via间距），团队后续设计错误率降低15%
• 协同完成Gerber文件输出与检查，用CAM350核对层间对齐（误差≤1mil），首板制作成功率从85%提升至95%

5G NR 700MHz小基站AAU高密集成PCB设计与可靠性验证项目

• 运营商5G 700MHz小基站AAU（有源天线单元）量产项目中，需解决“高集成度（1200个/cm²元件密度）与射频性能、散热及量产可靠性”的矛盾，目标是设计满足3GPP标准的AAU PCB，支持批量交付。我的核心职责是主导PCB设计全流程，从需求分析、层叠定义到样品验证及量产导入。
• 项目难点在于：AAU集成了16通道射频收发模块、FPGA数字处理单元及电源管理芯片，传统布线导致射频链路损耗预估超1.8dB（目标≤1.5dB）；同时PA（功率放大器）结温因散热不足达108℃（超过105℃上限），无法满足工业级可靠性要求。
• 针对射频性能问题，我采用“射频-数字-电源”三分层叠设计（12层板，L1/L6/L11分别为射频微带线层、数字信号层、电源接地层，接地层厚度增至35μm），射频走线全程加铜箔屏蔽罩隔离，结合HFSS仿真优化阻抗连续性，将插损从1.8dB降至1.2dB；针对散热，用ANSYS Icepak仿真PA热分布，在PA下方布置8根φ1.5mm铜柱阵列+导热胶，将结温降至85℃以内。
• 项目成果：PCB一次性通过3GPP射频性能测试，量产良率从试制的75%提升至92%；AAU工作温度稳定在50℃以下，通过ETSI EN 300 019工业可靠性测试（高温老化500小时无故障）。该设计支撑公司5G AAU产品按时进入运营商集采，年销售额贡献超2000万元，且被列为公司5G小基站PCB设计标准模板，体现了我从需求到量产的全流程把控能力。

工业级LoRa物联网网关低功耗PCB优化项目

• 公司LoRa物联网网关面向工业客户，原设计存在“电池供电续航短”痛点（待机电流120μA，续航仅6个月，目标1年以上）。我的职责是负责PCB低功耗优化，从原理图电源路径评审到样品测试验证。
• 项目难点：原电源系统未做隔离，LDO与DC-DC共地导致纹波达80mV，MCU频繁唤醒（每10秒一次）；睡眠模式下，外围I2C/SPI接口仍有5μA漏电流，静态功耗占比超40%。
• 我提出“电源域分割”方案：将敏感模拟电路（MCU、LoRa模块）用LDO单独供电，大电流数字电路（以太网、Flash）用DC-DC供电，降低电源纹波至20mV以下；睡眠模式下，用Rds(on)=10mΩ的MOS管控制外围接口电源通断，漏电流从5μA降至0.8μA；同时用TI Power Stage Designer仿真电源路径，优化电容布局减少ESR。
• 项目成果：待机电流降至35μA，工作功耗降低40%，续航提升至14个月，满足工业客户需求；样品通过-40℃~85℃温度循环测试及95%湿度环境测试。该方案支撑产品进入工业物联网市场，累计出货5万台，体现了我对低功耗设计的深度理解及问题定位能力。

• 因痛心于年轻人对历史的疏离，我在B站创立「古人脱口秀」栏目，用职场梗解构历史事件（如《雍正皇帝的KPI保卫战》）。通过设计「颠覆认知-史料佐证-现代共鸣」三幕剧本模板，单期视频最高收获1.7万条弹幕互动。
• 两年间栏目播放量突破180万，作品被多地中学选为教学素材。这段经历磨砺出将学术内容转化为大众语言的能力，也让我理解到真实用户反馈才是创作者的指南针。