负责5G小基站射频前端与基带板的PCB全流程设计，涵盖信号完整性（SI）分析、高速链路布局布线、DFM/DFA合规性验证及量产问题闭环，支撑产品从原型到量产的转化

• 主导3款5G小基站射频板（最高带宽10Gbps，载频3.5GHz）的Layout设计，基于HyperLynx SI/PI仿真优化100Base-T1以太网、JESD204B时钟等高速差分对的100Ω±10%阻抗控制与串扰抑制，将链路插损从-8dB降至-5.5dB以满足误码率<1e-12要求；同步通过ANSYS Icepak热仿真调整电源模块与PA布局间距，使板温均匀性提升20%，避免局部过热导致的性能漂移
• 核心参与高通SDX55平台基带处理板（支持4T4R MIMO）的叠层与高速信号路由，针对DDR4内存总线（2400Mbps）设计“地平面隔离+等长约束（误差<5mil）”方案，解决高速信号反射问题，使内存读写速率稳定在2100Mbps以上，支撑基带单元高吞吐量数据处理
• 负责量产阶段DFM/DFA优化，针对试产中“BGA扇出过密导致焊盘桥接”问题，用Cadence Valor NPI工具将BGA下过孔从4层扩展至6层并缩小焊盘尺寸（0.3mm→0.25mm），使贴装良率从85%提升至98%；同时梳理《5G PCB Layout DFM规范》，覆盖12类常见制造缺陷预防措施，成为团队设计标准
• 排查2款量产板信号异常：定位GPS接收灵敏度下降（-160dBm→-150dBm）为射频线与电源走线耦合干扰，增加35μm铜箔屏蔽层并扩大间距至20mil，恢复灵敏度；优化时钟树分支长度与端接电阻匹配，将时钟抖动从100ps降至30ps，解决基带板时钟不稳定问题

负责物联网网关与无线模块的PCB设计，聚焦低功耗场景下的信号完整性、电源完整性与小型化布局，支撑产品低成本量产与长续航需求

• 主导4款多模物联网网关（NB-IoT/LoRa/Zigbee）PCB设计，用Altium Designer完成4层板叠层（电源层分割3路独立LDO），优化低速率（UART/SPI）与高速（USB 2.0）信号隔离，将电源纹波从50mV降至20mV，满足各模块低噪声供电要求
• 针对网关电源管理模块（5V输入，3.3V/1.8V/1.2V输出），用PowerSI仿真电源平面阻抗（<10mΩ@100MHz），将去耦电容布局从均匀分布改为“星型拓扑”靠近芯片引脚，使负载瞬态响应时间从50ns缩短至20ns，支撑CPU高频率运算
• 通过优化元件布局（板边放置晶振、合并0602→0402封装电容），将网关板尺寸从100mm×80mm缩小至80mm×60mm，保持性能不变的同时降低PCB成本15%
• 参与制定《物联网模块PCB低功耗设计指南》，总结“电源路径最短化”“高频元件靠近源端”等8项原则，应用于后续3款模块设计，使待机电流从15mA降至8mA，续航延长40%

协助完成无线路由器与智能家居设备的PCB布局布线，学习信号完整性基础与DFM规范，支撑产品原型验证与小批量试产

• 协助设计2款Wi-Fi 5无线路由器PCB，负责Ethernet、USB等低速信号布线与元件布局，遵循“时钟远离敏感信号”“高速线下方铺地”原则，使原型机Wi-Fi吞吐量达867Mbps（理论值90%），满足初期测试要求
• 学习应用DFM规范，检查原型板焊盘尺寸、过孔间距，修正“BGA焊盘与过孔间距不足”“丝印覆盖焊盘”等12处问题，使试产良率从75%提升至88%，为量产奠定基础
• 排查路由器“USB接口不稳定”问题，通过万用表与原理图核对，发现USB差分对阻抗不匹配（120Ω→100Ω），调整端接电阻（49.9Ω→33Ω）并缩短差分线长度（150mil→100mil），解决传输中断问题
• 整理《初级PCB Layout常见问题汇总》，包含20类入门错误及解决方法，分享给新人缩短上手时间约2周

5G小基站高密高速PCB设计及量产爬坡项目

• 项目背景：随着5G小基站规模化部署需求激增，公司承接三大运营商定制化小基站项目，但现有PCB方案存在高频信号完整性差、散热不足及量产良率低（初始仅85%）的问题，无法满足客户对“-40℃~85℃工业级环境稳定运行”及“单站月产能5000台”的要求。我的核心职责是主导PCB设计全流程，统筹射频、数字团队完成DFM/DFT优化，对接工艺部解决量产瓶颈。
• 关键难题：① 高频板（罗杰斯RO4350B，10层板）层叠设计不合理，导致28GHz频段差分对阻抗波动超±10%，插入损耗较设计值高0.5dB；② 主芯片（高通QCS410，BGA封装，球间距0.8mm）高密布局下，散热通道受阻，核心区域温度超90℃（阈值85℃）；③ 量产时因钢网开口偏差及压合参数不稳定，导致盲埋孔堵塞率达12%，良率无法提升。
• 核心行动：① 用ADS仿真平台迭代层叠结构，将L6-L7层调整为“信号层+接地层”紧耦合设计，优化介质厚度至0.1mm、铜厚至1oz，将差分对阻抗波动控制在±5%内，插入损耗降低至1.2dB（符合3GPP要求）；② 采用Altium Designer 3D布局+扇出盲埋孔方案，将BGA出线层集中在L2-L3层，同时在芯片下方设计“十字形散热过孔阵列”（孔径0.3mm，间距0.5mm），配合背面铜散热层（厚度35μm），将核心温度降至78℃；③ 联合工艺部用Keysight EMX分析串扰源，将相邻高速走线间距从4mil扩大至5mil，同时规范钢网开口尺寸（误差≤±0.02mm），调整压合温度曲线（升温速率从3℃/s降至2℃/s），彻底解决盲埋孔堵塞问题。
• 项目成果：PCB设计一次性通过运营商射频性能测试，量产良率提升至99.2%，支撑公司完成10万台5G小基站交付，客户满意度评分从7.5分提升至9.2分；主导编制的《5G小基站PCB DFM指南》被纳入公司硬件设计标准库，成为后续同类项目的核心参考。

物联网网关多协议兼容PCB设计及可靠性提升项目

• 项目背景：公司为切入工业物联网市场，推出兼容WiFi6、蓝牙5.3、Zigbee3.0及LTE-M的多协议网关产品，但原型机存在多协议信号干扰（WiFi6与蓝牙隔离度仅15dB，远低于要求的25dB）、工业级温漂导致故障率高（MTBF仅5万小时）的问题。我的职责是负责PCB布局布线及可靠性设计，对接测试团队定位问题，推动方案落地。
• 关键难题：① 多协议天线共存导致空间干扰，WiFi6（2.4GHz/5GHz）与蓝牙（2.4GHz）的天线净空区不足，隔离度不达标；② 被动元件温漂（部分电阻温漂±2%、电容±3%）导致电压基准电路参数偏移，传感器数据误差超10%；③ 工业级环境下（-40℃冷启动），电源模块纹波增大至80mV（要求≤50mV），影响系统稳定性。
• 核心行动：① 用HFSS仿真天线布局，将蓝牙天线从网关正面移至侧面，增加“L型接地屏蔽罩”（厚度0.2mm），并将两者间距从10mm扩大至15mm，隔离度提升至28dB；② 选用温漂≤±1%的工业级被动元件（如国巨RC系列电阻、村田GRM系列电容），用ANSYS Icepak做热仿真，优化PCB背面铜散热层（厚度70μm）及器件布局，将关键器件（如MCU）温度降低12℃；③ 针对温漂敏感的电压基准电路，设计“温度补偿电阻网络”（采用负温度系数电阻与正温度系数电阻串联），将基准电压偏移量从±50mV降至±10mV，同时调整电源模块电感参数（从4.7μH增至6.8μH），将纹波降低至40mV。
• 项目成果：产品通过工业级可靠性测试（MTBF≥10万小时），多协议信号无干扰，成功进入3家工业客户供应链，累计出货量5万台；提出的《多协议物联网设备PCB布局及被动元件选型规范》被写入公司硬件设计手册，成为后续物联网产品的必查标准。

支教时发现乡村小学因缺乏实验器材，科学课多停留在课本讲解。返校后联合实验室开发出百元级科学实验背包，内含20个基础实验器材。为确保可持续运营，设计配套视频课程与城乡结对系统，并培训132名大学生担任远程助教。项目覆盖9省47所学校后，学生科学兴趣评分提升35%。这段经历教会我用产品思维解决社会问题，当看到孩子们用自制望远镜发现土星光环时，我理解了教育的真谛是点燃可能性。