负责工业级5G边缘计算网关的全栈硬件架构设计,涵盖需求分析、芯片选型、信号/电源完整性验证及量产导入,主导跨芯片/结构/软件团队的技术方案对齐,确保产品满足-40℃~85℃宽温、10年MTBF可靠性及5G+TSN低时延通信要求。
- 主导7nm制程ARM Cortex-A78AE+RISC-V协处理器异构架构设计,基于EEMBC CoreMark/Heterogeneous Compute Benchmark评估算力分配策略,解决实时控制(RISC-V子系统≤5μs响应)与AI推理(A78AE主核≥10TOPS)的任务隔离问题;通过定制AMBA AXI4-Lite总线优先级机制,将多任务调度延迟从12μs压缩至3.8μs,支撑网关同时处理200+设备接入与边缘算法推理。
- 针对5G Sub-6GHz射频模块与前传接口的高速信号完整性(SI)挑战,采用Ansys SIwave建立3D PCB电磁场模型,仿真发现10Gbps PCIe 4.0差分线阻抗不连续(偏差±15%)导致的眼图闭合问题;通过调整微带线宽度(从8mil缩至7.2mil)、增加背钻(长度12mil)及层叠优化(L6层改为参考平面),将眼高从15mV提升至32mV,误码率从1e-10降至1e-12,一次性通过5G NR协议一致性测试。
- 设计四相交错LLC谐振电源架构,替代传统单相DC-DC方案,解决多电压域(1.0V/1.8V/3.3V)负载瞬态响应问题;结合TI TPS546D24A控制器与自研补偿网络,将1.0V输出纹波从±35mV降至±8mV,负载跳变(0→80%)恢复时间从200ns缩短至45ns,满足5G基带芯片的供电稳定性要求,电源模块效率从89%提升至93%,整机功耗降低15W。
- 牵头完成工业级EMC/EMI全链路验证,针对网关金属外壳与PCB接地设计矛盾,引入ANSYS HFSS仿真屏蔽效能(SE),优化接地点间距(从50mil加密至20mil)并在I/O接口处增加铁氧体磁珠阵列;最终产品通过CISPR 32 Class B(辐射骚扰≤30dBuV/m@30MHz~1GHz)、IEC 61000-4-6传导抗扰度(10Vrms)等认证,较上一代产品测试通过率从78%提升至99%。