负责公司智能物联网终端产品全链路硬件架构设计与落地,涵盖需求分析、多芯片平台选型、系统级验证及跨研发团队(软件/结构/测试)协同,主导构建低功耗、高可靠、可扩展的硬件底层平台。
- 主导5G+AIoT边缘计算网关硬件架构设计,基于Xilinx Zynq UltraScale+ MPSoC+TI TPS65941电源管理芯片方案,针对多协议(以太网/5G/Wi-Fi 6)并发场景下的散热与电磁兼容难题,创新性采用‘分区热设计+多层PCB叠层优化’策略:通过ANSYS Icepak仿真确定散热片贴合位置,结合10层板(6信号+2电源+2地)设计将核心区域温升控制在45℃以内;同步优化差分对走线阻抗匹配(100Ω±10%),使5G NR空口误码率从1e-9降至1e-12,满足3GPP R16低时延要求。项目支撑公司中标某智慧城市千万级项目,硬件一次流片良率达97%。
- 牵头建立硬件架构评估体系,引入SystemC TLM 2.0事务级建模与HSPICE联合仿真流程,针对智能传感器节点的多电源域(1.8V/3.3V/5V)交互场景,搭建动态功耗-性能模型。通过该体系提前识别3类电源轨竞争风险(如ADC采样时DDR3L突发读写导致的电压跌落),优化电源路径阻抗(从80mΩ降至45mΩ),使系统动态响应时间缩短20%,架构验证周期从8周压缩至4周,后续项目因架构缺陷导致的返工成本降低55%。
- 主导低功耗广域网(LPWAN)终端硬件平台升级,对比评估Semtech SX1303与ASR6501芯片方案,最终选定ASR6501+EFM32GG11 MCU组合:通过配置MCU深度睡眠模式(电流<1μA)与SX1303动态时钟门控(唤醒时间<10ms),将终端待机功耗从50μA降至18μA,单节AA电池续航延长至5年(原方案3年)。该平台已量产10万+台,支撑公司在农业环境监测领域市占率提升至15%。
- 制定《嵌入式硬件架构设计规范V2.0》,覆盖电源完整性(PI)、信号完整性(SI)、EMC/EMI三大核心维度,明确PCB层叠规则(如高速信号层紧邻完整地平面)、去耦电容布局(≤500mil间距)等23项细则。推动团队设计效率提升40%,新员工上手周期从3个月缩短至1个月,近一年项目因架构不规范导致的测试问题减少60%。